专利名称：里德－索罗蒙解码器的数据准备的制作方法
技术领域：
本发明涉及一种用于里德-索罗蒙(Reed-Solomon)解码器的数据准备的方法和装置，更具体而言，涉及一种用于在里德-索罗蒙解码器之前的智能缓冲器的方法和装置，其需要较少的RAM并保证了高性能。
背景技术：
传统的预处理缓冲器和里德-索罗蒙解码器使用共同的RAM来处理被损坏的数据。例如，这样的装置和处理被用于纠错存储在诸如DVD的光信息介质上的数据以用于再现目的。人们期望的是避免将被损坏的数据提供到里德-索罗蒙解码器或使用RAM来存储ECC块或读取缺陷部分几次——这些降低了数据路径的速率。DVD是一个数字多用途光盘的首字母简略词，ECC是纠错码的首字母简略词，纠错码是检查数据完整性的电子方法。
ECC的数据被分层地组织为多个数据流。最高的单元是一个被划分为多个区段(sector)的ECC块。每个区段包括数个固定长度的行。为了能够纠错流，多个奇偶校验字节被附加到每行；附加字节的数量确定了每行可纠正的错误的数量。除了此水平纠错，相同的计算对在一行的相同位置的ECC块的所有字节垂直地执行；结果被组织在该ECC块的附加的行中。
为了控制区段的顺序，各第一字节包括标识信息。在缓冲器和里德-索罗蒙部分之前的块获得以帧为单位的流，其中两个构成一行；帧顺序的标识被评估，并且结果被通过适当的同步信号提供到缓冲器。
传统的装置在里德-索罗蒙解码器开始执行对被损坏的数据字节的纠错之前，按照识别控制结果将数据存储到共同的RAM中。替换存储器中的错误数据将需要处理开销，这种开销会积累并显著地降低系统的性能。
RAM是随机访问存储器的首字母简略词。它是一个临时的存储区域，处理器使用它来执行程序和保持数据。里德-索罗蒙是一个前向纠错码的技术术语，其被用来抵消在接收的比特流中比特误差的影响。里德-索罗蒙码是专门的和广泛使用的，因为从对于任何等级的纠错在由编码器加入的额外的冗余数据为最小的方面来讲，它们几乎是完美的，因此不浪费任何比特。
发明内容
本发明的一个目的在于提供一种通过避免替换存储器中的数据而需要较少RAM和保证了高性能的用于里德-索罗蒙解码器的方法和装置，而替换存储器中的数据需要处理的开销，此开销会累积和显著地降低系统性能。
在独立权利要求中所述的特征解决了这一问题。从属权利要求公开了优选实施例。
按照本发明的一个方面，提供了一种用于在里德-索罗蒙解码器(例如是DVD里德-索罗蒙解码器)前的智能缓冲器的方法和装置，其中只要输入的ECC块可以由里德-索罗蒙解码器修复，则根据输入的同步信号分析数据，并且数据在适当的缓冲器位置被缓冲。在ECC块不能被纠错的情况下，里德-索罗蒙解码器获得一个复位信号来取消处理的第一阶段。地址控制块和缓冲器构成了所述的智能缓冲器。
在根据本发明的没有RAM的里德-索罗蒙解码器或所谓的无RAM里德-索罗蒙解码器的情况下，前端电路在将完整的输入ECC块作为连续的数据流发送到所述里德-索罗蒙解码器之前，没有办法存储它。在没有任何预防措施的情况下，所述里德-索罗蒙解码器将获得许多所述解码器不能纠错的、无序的ECC块。这导致整个电路的性能较差。
按照本发明的在里德-索罗蒙解码器之前的智能缓冲器试图将数据的组织保持得尽可能完整，并消除小错误；在所述错误将导致被损坏的数据的情况下，里德-索罗蒙块和微处理器将被告知数据被损坏。由于所使用的无RAM里德-索罗蒙块具有可扩展的(scalable)参数，因此该里德-索罗蒙解码器缓冲器接口也可用在其他环境中。数据的分类和缺少同步对于其他块代码也是同样的。缓冲器是数据存储的小空间。该缓冲器被放在两个交换数据的单元之间。该缓冲器的功能是在另一单元未准备好接收数据的情况下，提供空间用于暂存来自一个单元的数据。该缓冲器保持这些数据一段时间并在一旦接收者准备好接收它们的时候交付它们。
在例如DVD播放机的情况下，来自获取部分的数据必须在它们可以被提供给里德-索罗蒙纠错块之前被缓冲以补偿PLL的小错误。PLL是锁相环的缩写。为此，获取部分解码来自输入的HF信号的帧首标和区段标识，并将此信息与数据一起向缓冲器部分发送。
以这样的方式，一般在里德-索罗蒙解码器前面需要一个缓冲器，其按照本发明被有利地使用。
缓冲器块应当能够在帧和区段边界重新同步数据流以避免不适当的帧长度损坏里德-索罗蒙。在不正确的跳转的情况下，缓冲器块停止里德-索罗蒙解码器的当前的第一通内/外纠错，并在下一个ECC块边界重新同步。里德-索罗蒙缓冲器接口必须在物理跳转的情况下被复位。
在一个改进的实施例中，智能缓冲器被用于处理ECC块的行的第一步里德-索罗蒙纠错。仅仅需要关心关于被允许的跳转区域的一些限制。以这样的方式，无RAM里德-索罗蒙解码器被有利地执行，其具有高性能和需要较少的RAM存储容量。
现在参照
本发明，其中图1是在无RAM的DVD里德-索罗蒙解码器前面的智能缓冲器和一些驱动电路的方框图，图2是在addr_in＞addr_out的情况下前向跳转的示意图，图3是在addr_in＜addr_out的情况下前向跳转的示意图，图4是在addr_in＞addr_out的情况下后向跳转的示意图，图5是在addr_in＜addr_out的情况下后向跳转的示意图，和图6示出了在区段ID中跳转的情况下缓冲器的输入和输出地址。
具体实施例方式
在图1中，示出了说明在未示出的无RAM里德-索罗蒙解码器前的智能缓冲器IBUF的功能所必要的三个部分。
-第一部分是获取块ACQ，它提供了进入数据的一个时钟byte_clk、
在数据线的数据data_in和同步信息。
-第二部分是地址控制块ADC，它从由获取块ACQ提供的同步信号产生地址和控制信号；有在数据线输入的数据流data_in的地址和对于从缓冲器BUF到里德-索罗蒙解码器发送的输出的数据data_out的地址和控制输出信号ctrl_out。
-第三部分是缓冲器BUF，它被构造作为带有两个端口的存储阵列以处理对于输出数据data_out和在数据线上的输入数据data_in的独立的时间方案(time scheme)。它也可以被构造为带有一个输入输出端口——如果输入和输出数据流被适当地解耦。
地址控制块ADC和缓冲器BUF按照本发明构成所谓的智能缓冲器IBUF。
另一个块示出了一个产生器clk_gen来产生一个独立的时钟out_clk，用于输出的数据data_out流。此任务表示了未示出的里德-索罗蒙解码器的一部分。
如图1所示，产生器clk_gen与地址控制块ADC和缓冲器BUF连接，用于提供独立的时钟out_clk，它也被用于从缓冲器BUF向未示出的里德-索罗蒙块读取数据。
输入数据data_in的另一个时钟byte_clk是从获取块ACQ得到的，并被施加到地址控制块ADC和经过一个与门“&”到达缓冲器BUF。所述与门“&”的另一个输入与地址控制块ADC的输出连接，用于提供一个缓冲器输入使能信号in_en，该信号经由所述与门“&”，由一个屏蔽字节时钟信号byte_clk_msk使能缓冲器BUF的输入，所述屏蔽字节时钟信号byte_clk_msk由所述与门“&”形成并被施加到缓冲器BUF的对应的输入。数据线data_in将获取块ACQ的对应的输出与缓冲器BUF的对应的输入连接，并按原样提供在获取块中产生并进入缓冲器BUF的数据。获取块ACQ又和地址控制块ADC连接，来向地址控制块ADC提供几个信号，包括帧起始信号nxfr、已经由获取块ACQ解码的帧地址信号fr_addr、也已经被获取块ACQ解码的区段标识符SID、下一区段起始信号nxt_SID、指示所传输的区段标识符SID被获取块ACQ正确解码的有效的区段标识符信号SID_valid、和用于在有严重的光学问题的情况下由内部微处理器请求的运行异步停止的停止标志stop_flag。
地址控制块ADC与缓冲器BUF连接，并向缓冲器BUF提供包括通过数据线data_in的输入数据的三个比特信令ECC-、sector-和frame-start的控制输入信号ctrl_in、对于输入数据的缓冲器输入地址信号addr_in、对于输出数据data_out的缓冲器输出地址信号addr_out、和用于从缓冲器BUF向未示出的里德-索罗蒙解码器读取数据data_out的输出运行使能信号out_en。地址控制块ADC还提供在非法跳转的情况下停止或复位里德-索罗蒙解码器的一个信号RST_RS。
缓冲器BUF提供控制输出信号ctrl_out，其包括提供给里德-索罗蒙解码器的输出数据data_out的三个比特信令ECC-、sector-和frame-start。
如图1所示的获取块ACQ表示被称为信道IC的信道电路的获取部分，它必须要提取数据和几个控制信号用于同步。
从来自例如未示出的DVD设备的光学部分的比特流，此块解码数据data_in、字节时钟byte_clk、帧地址fr_addr和由区段标识符SID标识的区段编号。在帧编号无序的情况下，象获得部分的先前版本那样，一个表示错误的序列被替换。区段标识符SID的确定解码被等于1个脉冲的有效区段标识符信号SID_valid分类，而与帧地址解码无关。此信息被用于将帧地址重新同步为0，即使顺序被损坏。如图1所示的地址控制块ADC必须做主要的工作。用三个阶段来产生缓冲器BUF的地址第一阶段产生所期望的帧地址fr_addr和区段标识符SID。跟随来自获取块ACQ的同步信号，所期望的帧地址fr_addr和区段标识符SID的计数器在地址控制块ADC中被设置，并在有缺陷的情况下与当前输入无关地被增加。为了跟随跳转的轨道，也使用了一内部所期望的ECC计数器，它在理想的情况下应当跟踪输入数据的ECC块。此内部计数器当区段编号经过0的时候被增加或减少。如果获取块ACQ仅仅提供一不完整的帧地址fr_addr和一确定的区段标识符SID，不提供ECC编号，则在跳转发生的时候假定(assume)所期望的地址的最可能的变化。如果全区段标识符SID被使用，则最高有效位也可以同步ECC-计数器。
如何处理跳转的规则是在帧或区段中断的情况下，不从当前位置跳转长于半个帧/区段的长度的距离。
下面的情况在评估当前长度与标准长度之比的时候是可能的，其中n是一个适当选择的整数。
A.0)帧长度可以，即长度/标准长度＝11)帧长度太长并且n＜长度/标准长度＜＝n+1/22)帧长度太长并且n+1/2＜长度/标准长度＜＝n+13)帧长度太短并且0＜长度/标准长度＜＝1/24)帧长度太短并且1/2＜长度/标准长度＜1B.0)帧地址可以1)帧地址错误C.0)区段标识符SID可以1)在当前的ECC块中，区段标识符SID太小2)在下一个ECC块中，区段标识符SID太小3)在当前的ECC块中，区段标识符SID太大4)在前一个ECC块中，区段标识符SID太大D.0)区段可以1)区段太短2)区段太长如果获取块ACQ不能及时找到帧地址fr_addr，则它插入一个。如果在第一个半帧长度期间找到了下一个有效帧地址，则不发送帧地址指示符。这就是为什么在A中相对于1/2标称长度，区分了不同的情况。这些结合中的一些不会发生，因此结合的数量减少了一点。
第二阶段产生缓冲器输入地址信号addr_in，用于向缓冲器BUF中写入数据。
根据第一阶段的ECC块的期望地址、区段标识符SID和帧地址fr_addr，一个用于输入地址的循环计数器被在缓冲器大小的范围中增加。在跳转的情况下，需要根据下面将详述的跳转的方向、它的大小和输出流的当前位置而采取不同的策略。
处理必须能够执行跳转以停止输入，直到达到一个地址或重新同步整个处理直到新的ECC块开始。
第三阶段产生输出地址，用于从缓冲器BUF向未示出的里德-索罗蒙解码器读取输出数据data_out。
为了保证正确的寻址，假定独立输出时钟out_clk快于输入时钟byte_clk。来自数据线的输入信号data_in和输出数据data_out构成了由使能信号控制的相应的流，并且输出地址addr_out在一段距离上跟随输入地址addr_in。在一个实施例中，使用了缓冲器大小的一半的距离。
在开始和在重新同步的情况下，对应于缓冲器输出地址信号的输出地址addr_out被设置为0；在这些情况下和当在输入地址addr_in和输出地址addr_out之间的距离小于缺省距离的时候，输出地址addr_out的处理等待，直到它被到达。如果因为跳转而输入地址addr_in增加，增加了到输出地址的距离，则以全输出时钟out_clk速度来产生addr_out，直到再次达到缺省距离。
为了正确控制跳转，该处理必须能够立即或在给定的地址停止运行，以全速执行地址产生和重新同步到0，这在下面将予以说明。
如图1所示的缓冲器BUF是带有两个端口的特定大小的RAM，因此它可以被异步地读写，或替换地构成为带有一个IO端口和一个防止输入和输出请求同时发生的控制逻辑电路；这是必要的，因为两个时钟——时钟byte_clk和时钟out_clk——彼此完全独立。输入和输出都可以被废能以使得时钟处理更容易。当同步数据在获取块ACQ中被获取和被传输到地址控制块ADC的时候，它们必须被传输到里德-索罗蒙块和下面的RAM地址产生器块；因此它们必须也被存储和与输出数据data_out同步地被发送。
产生器clk_gen是用于输出数据data_out的独立的时钟out_clk的产生器，它必须具有高于输入数据的最大频率(即时钟byte_clk)的频率，独立时钟out_clk的产生可以通过将实现方式中所使用的系统时钟除以合适的系数。
跳转处理根据数据区段边界，上面列出的地址跳转被分类。为了找出缓冲器寻址的最佳方式，必须使用与上述不同的分类方式，因为跳转必须考虑以下方面●当前输入和输出缓冲器地址的关系，●跳转补偿，表示是否该跳转破坏了缓冲器数据的完整性，●同时发送到里德-索罗蒙解码器的数据量，依赖于是否当前的ECC块可以被以任何方式纠错，和
●跟随的同步会多快发生。
前向跳转FWIDJ被按照图2和3处理，后向跳转BKWJ被按照图4和5处理。
这些附图示出了带有ECC边界ECC0、ECC1、ECC2标记的数据轴1和平行的带有在区域5中注解的开始和结束地址的缓冲器轴2。箭头示出在输出6下的缓冲器范围和缓冲器部分，该缓冲器部分与输入7无关。而且，在跳转被请求前的输入地址的快拍(snapshot)9和与输入地址距离标称距离的输出地址8被指示。
图2和3图解了在图2中所示的缓冲器输入地址addr_in高于缓冲器输出地址addr_out的情况下、和在图3所示的缓冲器输入地址addr_in低于缓冲器输出地址addr_out的情况下所请求的前向跳转FWIDJ的情况。所请求的第一跳转3将以一个区域为目标，这与长于第一跳转的第二跳转4相反，将不会伤害所存储的数据的完整性。后一种情况将因此不执行，但是输出必须被加速直到下一个请求的地址超出被禁止的范围6或完整的ECC块必须被丢弃。该决定依赖于完成ECC块的进度和跳转距离。
图4和5示出了在图4所示的缓冲器输入地址addr_in高于缓冲器输出地址addr_out的情况下、和在图5所示的缓冲器输入地址addr_in低于缓冲器输出地址addr_out的情况下后向跳转BKWJ请求的配置。较短的第一跳转3指向所允许的范围，并且可以继续输入，但是必须停止输出直到在输入和输出地址之间的距离是标称距离。在较长的第二跳转4的情况下，缓冲器输入地址信号addr_in的所请求的下一个输入地址指向还没有从缓冲器BUF发出的一个区域；假设最后的数据被损坏，输出被停止并且输出数据的区域被重写。一个不同的方式是停止缓冲器BUF的输入和输出，直到缓冲器输入地址信号addr_in的输入地址指向一个允许的区域。在两种方式中，可能被损坏的数据10已经被发出。
图6图解了在输入中的几个跳转的实施例的表现和输出地址的表现。它证明绝大多数的跳转被平滑。
图6示出了在时间轴t上的缓冲器BUF的地址范围AR。缓冲器输入地址信号addr_in的输入地址使得缓冲器输出地址信号addr_out的输出地址在一段距离上跟随，而不管象JMP的跳转，其明显被平滑。
在物理跳转的情况下，不对当前读取的区段进行任何使用。在这种情况下，激活一个停止标记stop_flag，如图1所示。这与是否已经完成了当前读取的区段无关。在这种情况下，地址处理将完全重新开始，并且信号RST_RS被产生以复位里德-索罗蒙运行。
在第二个未示出的实施例中，缓冲器BUF被同时用做里德-索罗蒙解码器的第一步骤的纠错缓冲器。与前面说明的实施例的仅有区别在于跳转的更严格的范围，因为必须考虑第一实施例的缓冲器输出地址信号addr_out的单个输出地址被划分为三个地址，用于●利用在缓冲器BUF中存储的数据，计算和执行里德-索罗蒙解码器的第一步骤内部纠错●计算第一外部纠错的校正子(syndrome)，和●以内部模式输出纠正的数据。
术语内部和外部纠错与公知的里德-索罗蒙解码器内的纠错模式相关。
因此，在前面实施例中对于缓冲器输出地址信号addr_out的输出地址的决定，现在需要根据对这些地址的最大的限定而作出。该实现需要一个更严格的时间方案，这取决于里德-索罗蒙解码器的需要。
以这种方式，里德-索罗蒙解码器将不会通过智能缓冲器IBUF而获得无序的ECC块，这导致了更少的必要RAM和整个电路的高性能。按照此实施例的智能缓冲器IBUF也被用做里德-索罗蒙解码器的第一通(first pass)纠错存储器。
在此说明的方法和装置被仅仅作为示例，本领域的技术人员可以在保持本发明范围内的精神的前提下实现本发明的其他实施例。
按照本发明的智能缓冲器IBUF在以下的方面尤其有用它可以容易地被用于各种纠错系统中。
权利要求
1.一种用于为里德-索罗蒙解码器准备数据的装置，包括一在所述里德-索罗蒙解码器前面的智能缓冲器(IBUF)，其中只要输入的ECC块(ECC)可以由里德-索罗蒙解码器修复，就根据输入的同步信号来分析所接收的数据，并且在缓冲器(BUF)中在合适的地址缓冲数据，若ECC块(ECC)不能被纠错，则提供一个复位信号(RST_RS)以取消处理所述ECC块(ECC)的第一阶段。
2.按照权利要求1所述的装置，其中所述缓冲器(BUF)通过数据线(data_in)连接到一获取块(ACQ)以及一地址控制块(ADC)，用于评估帧地址信号(fr_addr)和将完整性与ECC块长度(lgth)相关的区段标识符(SID)。
3.按照权利要求1所述的装置，其中所述智能缓冲器(IBUF)被一独立时钟(out_clk)控制，该独立时钟具有比在提供给缓冲器(BUF)的数据线的输入数据(data_in)的最高频率高的频率。
4.按照权利要求1所述的装置，其中所述智能缓冲器(IBUF)是通常用于DVD播放机的里德-索罗蒙解码器的前面的存储介质。
5.按照权利要求1所述的装置，其中所述智能缓冲器(IBUF)可以停止里德-索罗蒙解码器的当前的第一通内/外纠错，并在下一个ECC块边界(ECC1)重新同步。
6.按照权利要求1所述的装置，其中所述智能缓冲器(IBUF)被用于第一步里德-索罗蒙纠错，其处理ECC块的行。
7.按照权利要求1所述的装置，其中所述缓冲器(BUF)被构造为带有两个端口的存储阵列以处理对于输出数据(data_out)和在数据线上的输入数据(data_in)的独立时间方案以便它可以被异步地读写，或替换地构成为带一个IO端口和一个防止输入和输出请求的同时发生的控制逻辑电路。
8.按照权利要求2所述的装置，其中输入数据(data_in)的一个时钟(byte_clk)从所述获取块(ACQ)得到，并被施加到地址控制块(ADC)和经过一个与门(‘&’)到达缓冲器(BUF)，所述与门还被提供了由地址控制块ADC提供的一个缓冲器输入使能信号(in_en)。
9.按照权利要求2所述的装置，其中所期望的帧地址(fr_addr)和区段标识符(SID)的计数器跟随来自获取块(ACQ)的同步信号，并在错误的情况下与当前输入无关地被增一或减一。
10.一种用于为里德-索罗蒙解码器准备数据的方法，包括以下步骤只要里德-索罗蒙解码器能够修复输入的ECC块(ECC)，则根据输入的同步信号分析数据，并且在缓冲器中在由地址控制块(ADC)提供的合适的地址缓冲数据；若ECC块(ECC)不能被纠错，则提供一个复位信号(RST_RS)以取消处理所述ECC块(ECC)的第一处理阶段。
11.按照权利要求10所述的方法，其中所述数据分析包括由获取块(ACQ)解码的帧地址(fr_addr)、区段标识符(SID)和ECC块编号，其中当仅仅一不完整的帧地址(fr_addr)、一确定的区段标识符(SID)，和没有ECC块编号已经被检测到的时候，在所期望的地址中的跳转或最可能的变化被假定。
12.按照权利要求11所述的方法，其中如果可以获得全区段标识符(SID)，则区段标识符(SID)的最高有效位被用于同步所述地址控制块(ADC)内的一内部计数器。
13.按照权利要求10所述的方法，其中如果距离不大于预定的距离，则在帧或区段中断的情况下的连续数据的跳转不影响ECC块(ECC)的完整性。
14.按照权利要求13所述的方法，其中所述距离不长于自由缓冲器的长度的一半。
15.按照权利要求13所述的方法，其中如果在第一个半帧长度期间发现了下一个有效帧地址，则不提供任何帧地址指示符。
16.按照权利要求13所述的方法，其中根据一个ECC块(ECC)的期望地址、区段标识符(SID)和帧地址(fr_addr)，一个在地址控制块(ADC)中用于输入地址的循环计数器在缓冲器(BUF)的缓冲器大小的范围内被增一/减一。
17.按照权利要求13所述的方法，其中在开始和在重新同步的情况下，对应于缓冲器输出地址信号的输出地址(addr_out)被设置为0；在这些情况下和当在输入地址(addr_in)和输出地址(addr_out)之间的距离小于一缺省距离的时候，输出地址(addr_out)的处理等待，直到它被到达，并且如果因为跳转输入地址(addr_in)而增加了该距离，则以全输出时钟(out_clk)速度来产生输出地址(addr_out)，直到再次达到缺省距离。
18.按照权利要求13所述的方法，其中在前向跳转(FWDJ)的情况下，如果一跳转(3)以长度(lgth)的缓冲器的一个未成块区域为目标，则新的存储不会伤害已经存储的数据的完整性，相反地，如果一到长度(lgth)的缓冲器的一个成块存储区域的跳转(4)被要求，则跳转将不执行，但是输出被加速直到下一个被请求的输入地址超出被禁止的范围(6)。
19.按照权利要求13所述的方法，其中在后向跳转(BKWJ)的情况下，如果一跳转(3)以长度(lgth)的缓冲器的一个未成块区域为目标，则新的存储不会伤害已经存储的数据的完整性，并且输入可以继续但必须停止输出直到在输入和输出地址之间的距离是标称距离，而相反地，如果一到长度(lgth)的缓冲器的一个成块存储区域的跳转(4)被请求，则缓冲器输入地址信号(addr_in)的输入地址被更新但是数据不被存储直到缓冲器输入地址信号(addr_in)指向一个允许的缓冲区域。
20.按照权利要求10所述的方法，其中在播放机的拾取部分的物理跳转的情况下，不使用当前读取的区段，一个停止标记(stop_flag)被激活，这与是否已经完成了当前读取的区段无关，地址处理被完全重新开始，并且信号(RST_RS)被产生来复位里德-索罗蒙运行。
21.按照权利要求10所述的方法，包含以下步骤产生一个所期望的帧地址(fr_addr)和区段标识符(SID)，产生一个缓冲器输入地址信号(addr_in)，用于根据一个ECC块(ECC)的所期望的地址、区段标识符(SID)和帧地址(fr_addr)来在缓冲器(BUF)中写入数据，产生输出地址，用于从所述缓冲器(BUF)向里德-索罗蒙解码器读取输出数据(data_out)。
22.一种用于准备里德-索罗蒙解码器的数据的方法，包括只要输入的ECC块(ECC)可以被里德-索罗蒙解码器修复，则在缓冲器(BUF)的适当地址缓冲输入数据。
23.按照权利要求22所述的方法，其中所述缓冲器(BUF)的缓冲器输出地址信号(addr_out)的单个输出地址被扩展为三个地址，用于利用在缓冲器BUF中存储的数据计算和执行里德-索罗蒙解码器的第一步内部纠错，计算第一外部纠错的校正子，和输出以所述内部纠错模式纠正的数据。
全文摘要
本发明涉及一种准备里德－索罗蒙解码器的数据的方法和装置，更具体而言，涉及一种用于在无RAM的DVD里德－索罗蒙解码器之前的智能缓冲器(IBUF)的方法和装置，更具体地涉及也用做ECC块的第一通纠错存储的智能缓冲器(IBUF)的方法和装置。以这种方式，通过智能缓冲器(IBUF)里德－索罗蒙解码器将不会获得无序的ECC块，这导致需要更少的RAM和整个电路的高性能。智能缓冲器(IBUF)也被用做里德－索罗蒙解码器的第一通纠错存储。
文档编号G06F11/10GK1409896SQ00817172
公开日2003年4月9日 申请日期2000年12月12日 优先权日1999年12月15日
发明者洛萨·弗雷斯曼 申请人:汤姆森特许公司