专利名称：电脑系统的agp收发装置的制作方法
技术领域：
本发明涉及一种图形加速端口(Accelerated Graphics Port，AGP)控制器，特别是关于在AGP2倍和4倍模式下执行的AGP收发装置的控制架构。
AGP是3D图形显示应用接口协定的组件标准。一般而言，AGP是互相连结周边组件(Peripheral Component Interconnect，PCI)汇流排协定的功能延伸。基本上，在包含1倍、2倍和4倍模式的所有操作模式的AGP接口，其控制逻辑是以32位的资料汇流排操作于66MHz的AGP脉冲。然而在AGP2倍或4倍模式时，二或四个32位资料必须分别在单一AGP脉冲被传送。
在AGP2倍或4倍模式下的收发装置是实施于1倍模式协定的流程控制机器的时序层。
图1显示时序层的架构图。该时序层指定从发射器110的输出闩锁至接收器111的输入闩锁的可靠资料转移的时序关系，如内部回路101。内部回路101使用附加在同步信号(触通信号，strobe signal)120实现资料转换。在2倍模式的同步信号120是二个单端触通信号且被用来撷取资料地址线121，而4倍模式之同步信号120是二对差动对触通信号且被用来撷取资料地址线121。逻辑协定机制和外部回路(核心控制单元)102于该层运作，并控制资料伫列间之实际资料移转。需注意到，在AGP2倍模式中二个双字符资料122将从核心控制单元102传送到发射器110，而在AGP4倍模式中四个双字符资料123从核心控制单元102传送到发射器110。同时，由接收器111所接收的资料以同样的方式从接收器111被传送到核心控制单元102。基本上，除了关于这些时序层外，所有AGP控制是操作在一个AGP脉冲区。AGP接口之发射器110和接收器111是负责内部回路操作以及外部和内部回路之间的同步化。
为了在AGP2倍/4倍模式下适当运作，在资料和触通信号之间需要一些时序关系。例如，触通信号缘应被定位于接近最小资料有效视窗的中心，藉以提供接收器理想的输入资料取样视窗，以适应不同系统的时序变化情形。最小资料有效时间之前的触通信号缘T_Dvbs和最小资料有效时间之后的触通信号缘T_Dvas，在AGP2倍/4倍模式下分别被指定为1.7/0.95ns与1.9/1.15ns。在接收器的触通信号被直接用于撷取资料到装置上。再者，由于新资料在正负缘是有效的，故触通信号的正负缘被直接用来撷取资料。因此对于触通信号是需要最小资料设定时间T_Dsu(在AGP2倍/4倍模式分别为1/0.4ns)和最小资料固定时间(在AGP2倍/4倍模式分别为1/0.7ns)。
如图2所示，一般来说有二种选择来设计AGP收发器的缓冲。第一种是将I/O逻辑单元、前置驱动器、与输出驱动器整合到I/O缓冲器，如图示2(A)。在这结构下，资料和触通信号之间的输出延迟时间和变化的脉冲是最小。但缺点是大幅增加I/O缓冲器之布线逻辑的复杂度。第二种是将I/O逻辑配置于核心控制和I/O缓冲器之间。I/O逻辑应尽可能被配置于接近I/O缓冲器的位置，以减少资料和触通信号之间由于RC延迟的误配。然而，在此结构下，必须在逻辑和I/O缓冲器之间提供额外脉冲来处理因逻辑和I/O缓冲器的距离所导致的延迟与变化。
本发明的目的是提供一种同时采用额外工作脉冲Target-clk来触发I/O缓冲器的具有可信赖与有效控制架构的AGP收发装置，以适当控制资料和触通信号之间的输出延迟的时序，且不需增加I/O缓冲器的复杂度。
依据本发明，电脑系统的AGP收发装置包含一脉冲产生器、一触通逻辑宏、多个资料逻辑宏和多个I/O缓冲器。脉冲产生器产生比AGP脉冲更快的工作脉冲。触通逻辑宏用来根据工作脉冲产生触通信号。而，多个资料逻辑宏被用来接收核心控制单元的多组资料信号，并根据工作脉冲依次输出资料。另外，多组I/O缓冲器由工作脉冲触发，而将资料逻辑宏的输出资料与触通逻辑宏的触通信号同步输出至AGP接口汇流排。
图1显示AGP协定流程控制机制的内部回路及外部回路的时序层的模式。
图2显示二种已知AGP发射缓冲器架构。
图3显示本发明AGP发射器的整体架构的方块图。
图4显示依据本发明AGP发射器的逻辑宏及I/O缓冲器之配置。
图5显示图4的触通逻辑宏的电路例子。
图6显示图4的资料逻辑宏电路例子。
图7显示AGP2倍/4倍模式下，对应工作脉冲的时序图，其中图7(A)是AGP4倍模式时序机构，图7(B)是AGP2倍模式时序机构。
附图编号说明101～输入回路102～输出回路(核心控制)110～发射器111～接收器120～触通121～资料122～双字符资料123～四字符资料31～资料逻辑宏32～触通信号逻辑宏33～AD/CBEN I/O缓冲器34～AD_Strobe I/O缓冲器332～放大器331、501、502、503～正反器504、505、506～与门507～多任务器601、602、603、604、605、606～正反器下面结合附图对本发明的实施例进行详细说明。
图3是本发明AGP收发装置的发射器整体架构之方块图，该发射器将包含资料逻辑宏31和触通信号逻辑宏32的逻辑单元配置于核心和I/O缓冲器之间。I/O缓冲器包含多个AD/CBEN I/O缓冲器33和一AD_STROBE I/O缓冲器34，且由在工作脉冲Target-clk触发。为了符合AGP2倍和4倍模式的时序限制以及简化电路设计，本发明收发装置的发射器使用适合两模式的通用控制架构，且仅需在不同模式改变工作脉冲Target-clk的频率。即，若一般控制的AGP脉冲为66MHz，则在AGP2倍/4倍模式下工作脉冲Target-clk将分别被操作在133MHz为和266MHz。
在AGP2倍和4倍模式下，AD/CBEN I/O缓冲器33和AD_STROBEI/O缓冲器34分别在每次工作脉冲Target-clk的上缘和下缘被触发。因此，在资料有效时间之前的触通信号缘T_dvbs和在资料有效时间之后的触通信号缘T_dvas自动由工作脉冲Target-clk的频宽比(duty cycle)所限制。因此，需要50％频宽比的工作脉冲Target-clk来保持AD/CBEN信号足够的时间。再者，工作脉冲Target-clk的品质可利用使用于I/O缓冲器之间的枝干化(turnk)加以控制。根据上述通用控制架构，T_dvbs和T_dvas是由工作脉冲Target-clk自动控制。因此，T_dvbs和T_dvas的时间边界在AGP2倍/4倍模式分别为3.75ns和1.875ns。在此情况下，触通信号(AD_STROBE)和资料(AD/CBEN)的输出延迟可适当匹配。因此剩余的资料和触通信号的逻辑电路可以组织成一逻辑宏且以自动配置与布局方法(Automatic placement and routing，APR)实施。如此这些宏设计可以容易实施。
如图3和图4所示，逻辑宏被分成二种类型，包括触通信号逻辑宏32和资料逻辑宏31。触通信号逻辑宏32用来产生触通信号，而资料逻辑宏31是将资料从核心转移到I/O缓冲器。为缩短每个资料逻辑宏31的脉冲延迟，触通信号逻辑宏32被配置于资料逻辑宏31的中间位置，如图4所示。一般而言，每个I/O缓冲33和34包含后级正反器，并用来分别接收来自逻辑宏31和32的资料信号和触通信号，且分别由工作脉冲Target-clk的正缘和负缘触发。I/O缓冲的正反器输出Q被连结到OP放大器，然后输出到AGP接口。需注意到，即使包括一些虚设组件，最好让每一种I/O缓冲33和34使用相同的设计，以便将不匹配减至最小。再者，使用于I/O缓冲33、34的正反器的工作脉冲信号最好是由在I/O缓冲器的脉冲枝干化来实施，以便将可能导致的不匹配延迟的脉冲歪斜变形减至最小。故，根据该架构，所要考虑的仅是I/O缓冲器间的工作脉冲变形。
图5显示一种触通信号逻辑宏32的电路。对于触通信号逻辑宏32而言，最难解决的是输出回路和输入回路之间的同步问题。为了简化同步的设计复杂度，只设计一个接口发信信号，即PREDXFER信号，该信号是AGP脉冲的基本信号。事实上，PREDXFER信号是触通信号逻辑宏32中的DXFER信号的前置状态，并用来触发发射器的所有信号发射动作。亦即，PREDXFER信号只有在触通信号逻辑宏32被AGP脉冲取样后，才可作为参考信号。因此，在逻辑宏31和32的控制逻辑具有足够时间安全的操作，且可以APR方法实施。触通信号逻辑宏32是用来产生触通信号(资料选择信号)，包含SHDW(选择高双字符)和S2QW(选择第二1/4字符)信号。SHDW和S2QW信号是使用在资料逻辑宏31，藉以在AGP2倍/4倍模式时从核心分别选择2组或4组资料，并在单一AGP脉冲依次输出。一般来说，转换信号STBO是SHDW信号的反向信号。
如图5所示触通信号逻辑宏32有三个正反器501、502、503、三个与门504、505、506和一个多任务器507。PREDXFER信号连接至正反器501，并由AGP脉冲取样后产生DEXFER信号。SHDW信号是由工作脉冲Target-clk的下缘来取样与门506的输出信号所产生。与门506是对DXFER信号和SHDWN信号进行AND运算，其中SHDWN信号为SHDW信号的反向信号。即，当DXFER信号被致能时，SHDW信号在每一工作脉冲Target-clk的下缘被反向。此外，在AGP4倍模式下，当SHDW被致能时，S2QW信号在工作脉冲Target-clk的上缘被反向。由于在AGP2倍模式只有二组双字符被传输，S2QW信号在此模式将无作用。MODE信号是用来选择不同模式且在AGP4倍模式下被致能。
然而，在触通信号逻辑宏32仍有二个重要电路路径需要被确认。第一，由于SHDW信号应在工作脉冲Target-clk的第一个下缘被产生，在AGP2倍(4倍)模式下DXFER信号必须在3.75ns(1.875ns)内经由路径512、与门506及路径513到达正反器503。第二，由于SHDW信号在工作脉冲Target-clk的下缘产生且在下一工作脉冲Target-clk的上缘由正反器502引用，因此路径510、多任务器507和路径511的延迟时间在AGP4倍模式下应控制在1.875ns以内。总之，SHDW信号的相关控制信号需要被确认。
图6显示资料逻辑宏31之电路图。每个资料逻辑宏31包含四个正反器601、602、603、604来接收四组双字符，二个多任务器605、606是根据S2QW信号来选择低双字符或高双字符，该S2QW信号由触通信号逻辑宏32产生。如前所述，将触通信号逻辑宏32配置在资料逻辑宏31的中心是重要的，藉以在资料逻辑宏31之间平衡S2QW和SHDW信号的延迟时序。
如图6所示，多任务器605与606的输出资料LD和HD直接连接到一AD/CBEN I/O缓冲器33，且AD/CBEN I/O缓冲器33根据SHDW信号选择LD或HD。因此，在AGP4倍模式时，资料DW0连接到正反器601，且被选择于SHDW和S2QW信号都未被致能时；资料DW1连接到正反器602，且被选择于SHDW被致能而S2QW信号未被致能时；资料DW2连接到正反器603，且被选择于SHDW是未被致能而S2QW信号被致能；最后资料DW3连接到正反器604，且被选择于SHDW和S2QW信号两者都被致能时。在AGP2倍模式时，应用类似机构且只有DW0和DW1被选择。
如图6所示，AD/CBEN I/O缓冲器33被用来将资料资料从资料逻辑宏31输出到AGP接口。正反器331接收LD、HD、SHDW信号以及工作脉冲Target-clk，并根据SHDW信号在工作脉冲Target-clk上缘时输出LD和HD信号。亦即，当SHDW信号未被致能时，正反器331输出LD信号；而当SHDW信号被致能时，正反器331输出HD信号。正反器331的输出信号经由OP放大器332连接到AGP接口。
图7显示本发明发射器的时序图。如图所示，在AGP2倍/4倍模式下每个AGP工作周期分别有二或四个工作脉冲Target-clk，且DXFER信号在AGP脉冲的上缘被致能。当DXFER信号被致能时，AD_STB(触通)信号在每个工作脉冲Target-clk下缘被反向，同时，AD/CBE(资料)信号在每个工作脉冲Target-clk上缘被致能。因此，可清楚了解到，AD_STB信号对准在AD/CBE信号的中心部分，且AD_STB和AD/CBE信号之间的时序可被良好控制。需注意到，DW0在DXFER信号之前被提早致能，藉以提供足够时间边缘给资料逻辑宏31。
以上虽以实施例说明本发明之架构，但其仅为一种例示，并不因此限定本发明之范围，只要不脱离本发明的要旨，该行业者可进行各种变形或变更。
权利要求
1.一种电脑系统的AGP收发装置，包含一触通信号逻辑模块，根据一工作脉冲产生触通信号；多个资料逻辑模块，接收多组资料信号，并根据所述触通信号与所述工作脉冲输出该多组资料；以及多个I/O缓冲器，连接于所述触通信号逻辑模块与所述资料逻辑模块，并以所述触通信号为触发信号，藉以同步输出所述资料逻辑模块的输出信号与所述触通信号。
2.如权利要求1所述的电脑系统的AGP收发装置，其特征在于，所述工作脉冲的频率高于AGP脉冲的频率。
3.如权利要求2所述的电脑系统的AGP收发装置，其特征在于，所述触通信号逻辑模块与所述资料逻辑模块是以自动布局技术实施，且配置于靠近所述I/O缓冲器的位置。
4.如权利要求3所述的电脑系统的AGP收发装置，其特征在于，所述触通信号逻辑模块配置于所述多个资料逻辑模块的中间位置。
5.如权利要求2所述的电脑系统的AGP收发装置，其特征在于，在AGP2X模式时，所述工作脉冲的频率是两倍于AGP脉冲的的率。
6.如权利要求5所述的电脑系统的AGP收发装置，其特征在于，在AGP2X模式时，所述资料逻辑模块接收两组资料信号。
7.如权利要求2所述的电脑系统的AGP收发装置，其特征在于，在AGP4X模式时，所述工作脉冲的频率是四倍于AGP脉冲的频率。
8.如权利要求7所述的电脑系统的AGP收发装置，其特征在于，在AGP4X模式时，所述资料逻辑模块接收四组资料信号。
9.如权利要求2所述的电脑系统的AGP收发装置，其特征在于，所述I/O缓冲器实施成脉冲树干状分布，藉以缩小脉冲歪斜。
全文摘要
本发明提供电脑系统的加速图形连接端口(AGP)收发装置。该AGP收发装置包含一触通信号逻辑宏、资料逻辑宏、以及连接至触通信号逻辑宏与资料逻辑宏的I/O缓冲器,且将逻辑宏配置于核心和I/O缓冲器之间。由于在I/O缓冲器的资料和触通信号分别由树枝状分布的工作脉冲的上缘和下缘触发,因此资料和触通信号之间的时序误差可适当控制。所以,触通信号逻辑宏和资料逻辑宏可轻易由APR方法实施。
文档编号G06F13/00GK1375776SQ0110917
公开日2002年10月23日 申请日期2001年3月16日 优先权日2001年3月16日
发明者林昌辅, 赵梓翔, 陈昭宇 申请人:矽统科技股份有限公司