专利名称：快速处理的二维影像资料的压缩装置的制作方法
技术领域：
本发明涉及一种影像处理的装置，特别是涉及一种快速处理的二维影像资料的压缩装置。
影像资料的像素(pixel)，在相邻的几个像素彼此都有相当的关联性(correlated)，而扫瞄器(scanner)将有一张影像资料扫瞄并且回传PC时，大量的资料无法及时传送往往使得扫瞄器必须中断扫瞄，所以内建于扫瞄器的影像数据压缩技术以减少资料量与提高扫瞄速度是必然的需求。又目前扫瞄器追求低成本，高分辨率，而JPEG压缩技术需要大量的内存与运算能力，只有在豪华型的扫瞄器才可能应用上，目前应用在扫瞄器上大多是以一扫瞄线的资料来压缩，优点是不必很多额外的内存，但是压缩率不会很高，对于提高扫瞄的速度不会有很大的改善。
本发明目的在于提供一种快速处理的二维影像资料的压缩装置，其以简单的硬件装置，可以迅速地处理扫瞄得到的二维影像资料；其可以使数据压缩得到更高的压缩率。
本发明通过以下措施达到一种二维影像资料的压缩装置，包括一内存，包括线缓冲器与影像缓冲器，用以分别储存扫瞄线的像素资料与影像的像素资料；一地址选择装置，用以选择将上述内存的线缓冲器的地址或是影像缓冲器的地址输入至上述内存；一缓存器是用以将扫瞄到的像素资料暂存，留到下一像素输入时取出，以得到前一像素值；一除二电路用以使上述缓存器及上述线缓冲器输出信号的值为输入值的一半；一1加2减输入加减法器分别接收扫瞄到的素数据、经过上述除二电路的线缓冲器像素资料、及经过上述缓存器与除二电路的像素资料，并加以运算；一资料写入选择装置，用以对应于上述地址选择装置所输出的地址，可选择将上述扫瞄到的像素资料写入至上述内存的线缓冲器内，或选择将上述运算结果写入至上述内存的影像缓冲器内；及一控制逻辑单元，控制对上述内存的读取，并用以控制上述资料写入选择装置对上述内存的资料写入。
一种二维影像资料的压缩装置，包括一第一内存，作为线缓冲器，用以储存扫瞄线的像素资料；一第二内存，作为影像缓冲器，用以储存影像的像素资料；一缓存器是用以将扫瞄到的像素资料暂存，留到下一像素输入时取出，以得到前一像素之值；一除二电路用以使上述缓存器及上述第一内存出的的信号值为输入值的一半；一1加2减输入的加减法器是分别接收扫瞄到的像素数据、经过除二电路的线缓冲器像素资料、及经过上述缓存器与除二电路的像素资料，并加以运算；及一控制逻辑单元，用以控制上述资料写入选择装置对上述第一内存与第二内存的资料读取与写入。
为了达到上述目的，本发明主要是基于影像像素点的上方与左侧像素有很大的关联性的事实，而对扫瞄得到的像素进行一简单的运算，求出其差值，同时配合公知的编码方法，不仅可以提高压缩率，更可减少压缩处理所需的时间。
本发明采用影像像素点上方与左侧像素有很大的关联性，R、G、B三原色只要各一扫瞄线内存长度，储存前一扫瞄线资料，一个缓存器存放左侧像素资料，以简单的运算计算an，n与(an-1，n+an，n-1)/2之差值，关联性愈高的影像资料，其差值愈小，再配合可变长度的编码技术，即可得到更高的压缩率。
扫瞄器的扫瞄是由左至右，由上而下，依序扫瞄，R、G、B三原色同时读取时，可能不会正好位子同一扫瞄线，彼此会有线差。但是就影像资料而言，同一颜色相邻像素间具有很大的关联性。故而本发明便利用扫瞄一像素上方及左侧像素来预测该像素，预测得愈准，该像素的值即愈趋近于0，请参阅第1图，其绘示在一画面上像素的关系，假设an，n＝an-1，n/2+an，n-1/2+Δan，n(1)Δan，n＝an，n-an-1，n/2-an，n-1/2 (2)则若Δan，n愈小，以可变长度来压缩即可得到愈高的压缩率。
在本发明中，除了以内存作为线缓冲器及影像缓冲器，为了要计算上述式(2)，又利用了一运算装置。在此运算装置中仅包括一缓存器、两个除二电路、一资料读取闩锁及1加2减输入加减法器。其中，上述除二电路用以使其输出信号的值为输入值的一半。上述资料读取闩锁用以自上述内存的线缓冲器中，读取前一扫瞄线相同顺序的像素资料。上述缓存器用以将an，n暂存，留到下一个像素时再取出，得到an，n-1的资料，藉以使输入至上述加减法器的像素延迟扫瞄一个像素的时间。如此，上述1加2减输入加减法器便可根据各项输入的像素值，计算出Δan，n。在Δan，n中，由于省略了许多影像的资料，而仅保留了还原影像时必须的像素间关联性信息，所以可进行更快速的编码，同时压缩率也可大幅提高。
在实施上，本发明二维影像资料的压缩装置包括一内存、一地址选择装置、一运算单元、一数据写入选择装置及一控制逻辑单元。
在上述内存中包括有线缓冲器与影像缓冲器，用以分别储存扫瞄线的像素资料与影像的像素资料。
然后，在进行上述运算时，利用上述地址选择装置，以选择将上述内存线缓冲器的地址或是影像缓冲器的地址输入至上述内存。接着，便可由上述运算单元根据扫瞄到的像素资料与储存于上述内存线缓冲器内的像素资料，运算出上述扫瞄得到的像素与其邻近像素的差，同时再利用上述资料写入选择装置选择将上述扫瞄到的像素资料写入至上述内存的线缓冲器内。
在得到运算结果之后，对应于上述地址选择装置所输出的地址，再利用上述资料写入选择装置将上述运算单元的运算结果写入至上述内存的影像缓冲器内。
至于上述控制逻辑单元，则是用以控制对上述内存的读取，并用以控制上述资料写入选择装置对上述内存的资料写入。
由此可知，上述装置可以执行上述式(1)、(2)的运算，藉以达成本发明对二维影像资料的快速处理、有效压缩的目的。
为了更进一步地阐明本发明之方法、装置与特点，兹配合
实施例如下，其中第1图是一扫瞄影像像素关系的示意图；第2图绘示本发明快速处理的二维影像资料的压缩装置的数据处理流程示意图；第3图绘示本发明快速处理的二维影像资料的压缩装置的一实施例的电路方块图；第4图绘示本发明快速处理的二维影像资料的压缩装置的操作流程图；第5图绘示本发明中利用DRAM做为线缓冲器时时序图；第6图绘示本发明快速处理的二维影像资料的压缩装置的另一实施例的方块图。
参考标号之说明10、54影像缓冲器；20 1加2减输入的加减法器；22、24除二电路；26~28、52线缓冲器；30缓存器；40地址选择装置；42线缓冲器地址产生器；44影像缓冲器地址产生器；46控制逻辑单元；48资料写入选择装置；50内存；60资料读取闩锁；62、62a、62b三态驱动器。
请参阅第2图，其为本发明数据处理流程示意图，在扫瞄器内存在有一作为影像缓冲器10的内存，例如SRAM或DRAM，只要在影像缓冲器10中挖一区域当R、G、B信道三个专用的线缓冲器，则在电路装置上除了SRAM或DRAM控制与相关电路之外，每一信道只要一个存放an，n-1的缓存器以及一个1加2减输入的加减法器20，除二电路22、24只要资料位右移一位，再复制一个符号位(sign bit)即可，而线缓冲器26~28则分别储存R、G、B之前一扫瞄线对应于同一顺序的像素的值，例如对于像素an，n而言，线缓冲器26~28分别储存R、G、B的an-1，n。至于缓存器30则是用以储存像素，并配合扫瞄的速度，使其输入与输出相差一个像素的时间，也就是说若其输入为an，n，则其输出为an，n-1。在R、G、B分开不同扫瞄时间的线模式(line mode)扫瞄器，这些运算处理电路是可以共享的。
请参阅第3图，其为本发明一实施例的电路方块图。地址选择装置(address select)40选择是进行线缓冲器存取(line buffer access)或是影像缓冲器存取(image buffer access)，资料写入选择装置(datawrite)48选择是将an，n写入至线缓冲器或是将Δan，n写入至影像缓冲器。整个电路则是在控制逻辑单元(control logic)46的掌控之下。其具体的操作方式为由控制逻辑单元46控制要对内存50进行读取(READ)或写入(WRITE)的动作。上述内存50内包括有线缓冲器与影像缓冲器。
若要进行写入的动作，则由第2图所示装置配合资料写入选择装置48及资料读取闩锁60进行。首先，扫瞄到的像素an，n被同时输入至资料写入选择装置48及1加2减输入的加减法器20，另外在经过缓存器30及除二电路22后得到an，n-1/2，并且也输入至加减法器20。同时，资料读取闩锁60也自内存50的线缓冲器中读取前一扫瞄线相同顺序的像素an-1，n，并在经过除二电路24后，输入至加减法器20。根据上述式(2)，加减法器20运算后会得到Δan，n，然后输出至资料写入选择装置48。资料写入选择装置48会根据装置的时序决定将an，n经三态驱动器62，写入至内存50的线缓冲器内，或是将Δan，n写入内存50的影像缓冲器内。
至于读取的过程，则是由地址选择装置40根据系统的时序，而将线缓冲器地址产生器42或是影像缓冲器地址产生器44所产生的地址输入至内存50中，此时由于控制逻辑单元46会送一个读取控制信号给内存50，所以内存50会依据接收到的地址输出储存于其中的资料。
请参阅第4图，其绘示本发明的流程图，包括下列步骤(i)步骤100，在开机后，系统先待机(stand-by)；(ii)步骤102，开始进行扫瞄时，首先清除线缓冲器的资料，然后进行下一步骤；(iii)步骤104，接着清除缓存器的资料，再进行下一步骤；(iv)步骤106，输入扫瞄到的像素资料an，n；(v)步骤108，从线缓冲器读取前一扫瞄线的相同顺序的像素资料an-1，n，然后进行下一步骤；(vi)步骤110，将像素资料an，n写入至线缓冲器内；(vii)步骤112，加减法器根据输入的像素资料进行运算，并得出Δan，n；(viii)步骤114，将Δan，n写入至影像缓冲器，然后进行下一步骤；(ix)步骤116，检查扫瞄线是否结束，若是则进行下一步骤，否则进行步骤120；(x)步骤118，重置线缓冲器的地址，以继续进行下一扫瞄线；(xi)步骤120，继续读取下一个像素资料。其中，须注意的是在开始扫瞄之前，R、G、B线缓冲器必须清除为0，又每一扫瞄线开始之前，缓存器内容也必须清为0。
在内存存取周期中包括一线缓冲器读取、一线缓冲器写入及一影像缓冲器写入。由于标准的DRAM对于同一地址提供读取、修正、写入之存取周期，利用DRAM存取线缓冲器时，读取an-1，n同时将新的像素资料an，n写到同一地址，所以在有使用到DRAM的扫瞄器，本发明只要多出一个对DRAM的读取、修正、写入的存取周期即可，如第5图所示。
请参阅第6图，其绘示了本发明另一实施例的方块图。其与前一实施例主要不同点在于以两个内存分别作为线缓冲器52及影像缓冲器54，因此本实施例中可将地址选择装置40及资料写入选择装置48省略。其它的装置则并未改变，而操作方式亦与前一实施例相似，只是控制逻辑单元46无须再去控制地址选择装置40及资料写入选择装置48，而是控制三态驱动器62a、62b，以决定要将何种资料读取/写入影像缓冲器或是线缓冲器，并直接控制影像缓冲器与线缓冲器的读取/写入动作。在第6图中，以相同的标号标示与第3图中相同的组件。
权利要求
1.一种二维影像资料的压缩装置，其特征在于所述压缩装置包括一内存，包括线缓冲器与影像缓冲器，用以分别储存扫瞄线的像素资料与影像的像素资料；一地址选择装置，用以选择将上述内存的线缓冲器的地址或是影像缓冲器的地址输入至上述内存；一缓存器是用以将扫瞄到的像素资料暂存，留到下一像素输入时取出，以得到前一像素值；一除二电路用以使上述缓存器及上述线缓冲器输出信号的值为输入值的一半；一1加2减输入加减法器分别接收扫瞄到的素数据、经过上述除二电路的线缓冲器像素资料、及经过上述缓存器与除二电路的像素资料，并加以运算；一资料写入选择装置，用以对应于上述地址选择装置所输出的地址，可选择将上述扫瞄到的像素资料写入至上述内存的线缓冲器内，或选择将上述运算结果写入至上述内存的影像缓冲器内；及一控制逻辑单元，控制对上述内存的读取，并用以控制上述资料写入选择装置对上述内存的资料写入。
2.如权利要求1所述的二维影像资料的压缩装置，其特征在于所述压缩装置还包括一线缓冲器地址产生器及一影像缓冲器地址产生器，分别连接至上述地址选择装置的两输入端，藉由上述地址选择装置选取上述线缓冲器地址产生器或是上述影像缓冲器地址产生器所产生的地址作为输出。
3.如权利要求1所述的二维影像资料的压缩装置，其特征在于上述1加2减输入加减法器的运算根据下式Δan，n＝an，n-an-1，n/2-an，n-1/2计算出Δan，n，其中，an，n为扫瞄到的像素资料，an-1，n为自上述内存的线缓冲器中读取的像素资料，而an，n-1则为经过上述缓存器延迟输出之前一个扫瞄到的像素资料。
4.如权利要求2所述的二维影像资料的压缩装置，其特征在于所述压缩装置还包括一资料读取闩锁，用以自上述内存的线缓冲器中，读取前一扫瞄线之相同顺序的像素资料。
5.一种二维影像资料的压缩装置，其特征在于所述压缩装置包括一第一内存，作为线缓冲器，用以储存扫瞄线的像素资料；一第二内存，作为影像缓冲器，用以储存影像的像素资料；一缓存器是用以将扫瞄到的像素资料暂存，留到下一像素输入时取出，以得到前一像素之值；一除二电路用以使上述缓存器及上述第一内存出的的信号值为输入值的一半；一1加2减输入的加减法器是分别接收扫瞄到的像素数据、经过除二电路的线缓冲器像素资料、及经过上述缓存器与除二电路的像素资料，并加以运算；及一控制逻辑单元，用以控制上述资料写入选择装置对上述第一内存与第二内存的资料读取与写入。
6.如权利要求5所述的二维影像资料的压缩装置，其特征在于所述压缩装置还包括一线缓冲器地址产生器，连接至上述第一内存，用以受上述控制逻辑单元控制，输出线缓冲器的地址数据。
7.如权利要求5所述的二维影像资料的压缩装置，其特征在于所述压缩装置还包括一影像缓冲器地址产生器，连接至上述第二内存，用以受上述控制逻辑单元控制，输出影像缓冲器的地址资料。
8.如权利要求5所述的二维影像资料的压缩装置，其特征在于上述1加2减输入加减法器的运算是根据下式Δan，n＝an，n-an-1，n/2-an，n-1/2计算出Δan，n，其中，an，n为扫瞄到的像素资料，an-1，n为自上述第一内存中读取的像素资料，而an，n-1则为经过上述缓存器延迟输出前一个扫瞄到的像素资料。
9.如权利要求5所述的二维影像资料的压缩装置，其特征在于所述压缩装置还包括一资料读取闩锁，用以自上述内存的线缓冲器中，读取前一扫瞄线之相同顺序的像素资料。
全文摘要
一种二维影像资料的压缩装置,其利用简单的硬件装置及运算,可以迅速地处理扫瞄得到的二维影像资料,同时可以提高资料的压缩率。此种快速处理的二维影像资料的压缩装置,主要是基于影像像素点上方与左侧像素有很大的关联性的事实,而对扫瞄得到的像素进行一简单的运算,求出其与在其上方与左侧像素间的差值,同时配合公知的编码方法,不仅可以提高压缩率,更可减少压缩处理所需的时间。
文档编号G06T9/00GK1380629SQ0111048
公开日2002年11月20日 申请日期2001年4月12日 优先权日2001年4月12日
发明者黄拔忠 申请人:华邦电子股份有限公司