专利名称：没有并行系统总线的计算机系统的制作方法
技术领域：
本发明涉及到没有并行总线的计算机系统，更进一步说，本发明涉及到利用串行总线控制器的系统。本专利申请是在美国专利和商标局1999年4月19日提交的美国专利序列号09/294,668的部分继续申请。
背景技术：
串行通信的新进展提高了新标准串行接口如IEEE1394速度，使之接近，不久并超过了传统的并行PCI总线速度。传统总线的局限对计算机系统结构的设计制约必须排除，以及新系统设计必须保持同步。
在专利申请09/294,668中，模块式设计和计算机组件的装配技术进步的公开，在一定程度上满足了新计算机系统的需要。这些计算机体系结构的新方案是必要的，因为在设计方案保持相对稳定的基础上，工程和制造技术的进步已经大大提高了计算机的性能。所有的现代计算机都是基于冯·诺伊曼式(Von Neumann)体系结构。冯·诺伊曼式模型包含5个主要的系统组件(1)输入单元，(2)输出单元，(3)算术逻辑单元(ALU)，(4)存储器和(5)控制单元。系统总线或并行总线体系结构是由中央处理器单元(CPU)组成的冯·诺伊曼式模型的改进，CPU包括算术逻辑单元(ALU)及控制、存储器、和输入/输出单元。组件之间的通信由被称作系统总线的共享的并行通道完成，系统总线由数据总线、地址总线和控制总线构成。还有电源总线，以及在一些体系结构中甚至还有单独的I/O总线。在这种方案中，并行总线是用来完成系统层组件如存储器、微处理器、硬盘和I/O之间的电气互联。被称作总线，是由于它能达到计算机内的所有目的地。总线包括一系列并行的，连接计算机组件的导体(导线)。总线宽度或并行的导体数，决定了数据传输的速度。越宽的总线同时允许越多位的数据通过。大多数现代个人计算机的外部总线和内部总线都使用32位总线。但是，不是所有的线都传输数据。一定数量的线如8条或16条传输数据，而其余的就同时传输控制和地址信号。直到最近，这已经是组件之间来回传送指令最有效最快捷的装置。但是，由于电子，即电气信号不可能在所有导体中以完全相同的速度传播，已经是熟知的信号时滞现象。在总线时钟的每个时钟周期内，总线上的数据被锁存或被捕获，生成32位字或指令。所以必须是所有的数据同时到达从而数据可以被锁存并传送到适当的逻辑元件，如果避免了位错误。因为同步性问题，信号时滞限制了总线的长度。由于总线的这一特点，很达程度上限制了组件如存储器、CPU、硬盘的位置和相互之间的相对距离。这些限制是并行总线体系结构所固有的。唯一的补救方法就是降低总线速度以便和期望的总线长度匹配，因而最终降低了性能。并行总线所带来的另一个限制包括CPU的散热问题。因为所有系统层组件相互都必须邻近，并且通常在同一个封装内，CPU的热可能降低其它组件的性能。该问题在可移动的或者可佩带的计算机环境中更为严重，由于几乎没有空间安装有效的冷却装置，组建之间的距离甚至比台式计算机的还要近。
最近，试图延长并行总线来解决上述问题。其中的一个实例是Via公司美国专利5,285,398和5,798,907提出的伸缩总线设计方案，该方案试图利用外部带状伸缩电缆来延长并行总线。然而，这仅仅是现有总线的延长，严重地限制了其能力，对同一信号时滞现象还是很脆弱的。这样又不得不降低CPU速度，每隔6-12个月CPU的速度就提高一倍以上，所以这种降低CPU速度通常是不希望的。另外，其宽度，考虑到实际的引线，外部带状伸缩电缆不是有效的方案，以体系结构，也就是处理器、存储器模型、外部装置等，以及物理的环境约束的观点来看，这也是不方便使用的。
发明概述本发明的一个目标是提供一种计算机体系结构，克服上述的计算机体系结构中现有技术中的主要体系结构的限制。
本发明还有一个目标是提供一种独特的计算机体系结构。
本发明的另一个目标是提供一种计算机体系结构，不受现有技术的计算机体系结构的物理设计方案的限制。
本发明还有一个目标是提供一种计算机体系结构，比现有结构更灵活。
本发明还有一个目标是提供一种计算机体系结构，其特点在于主要系统总线没有并行系统总线。
本发明的另一个目标是提供一种计算机体系结构，利用串行总线控制器代替并行总线。
本发明还有另一个目标是提供一种计算机体系结构，升级和提高更便宜更容易。
本发明还有一个目标是提供一种计算机体系结构，更不容易因为内部热量而导致故障。
本发明的另一个目标是提供一种计算机体系结构，结合了计算机程序设计中面向对象的基本原理。
本发明还有另一个目标是提供一种计算机体系结构，在速度和通用性方面超过了现有技术计算机体系结构。
这里所公开的本发明的这些目标和其它目标，通常是，通过使用串行总线控制器(SBC)代替传统的并行计算机总线的无总线或者串行总线PC体系结构来实现的。
附图简述
图1A示出了冯·诺伊曼式模型的流程图。
图1B示出了冯·诺伊曼式模型中系统总线的流程图。
图2示出了传统的计算机中的指令管道的流程图。
图3示出了典型的X86芯片的高级图。
图4A示出了图3所示的芯片应用现有技术的主存储器(RAM)与系统总线之间通信。
图4B示出了本发明的体系结构的一个示例性实施方案。
图5示出了本发明实施方案中处理器芯片组的示例性改进。
图6示出了本发明的星形网络系统体系结构实施方案。
图7示出了本发明的改变的实施方案。
图8示出了本发明的串行总线结构的实施方案。
图9示出了本发明的串行总线结构的改变的实施方案。
图10示出了本发明的串行总线PC的可穿戴的实施方案。
附图详述图1A示出了基本的冯·诺伊曼的5个组件模型，包括存储器单元4、输入单元1和输出单元2、算术逻辑单元(ALU)3、以及控制单元5。这是现代个人计算机(PC)体系结构的基本组成。图1B图示了冯·诺伊曼式模型的明确表达，也就是系统总线模型。该模型包括CPU6(ALU与控制相结合)，存储器7，输入/输出(I/O)单元8。组件之间的通信是由系统总线并行的同步地处理的，总线包括数据总线、地址总线和控制总线。所以，总线时钟的每个周期，系统总线上的信号是数据、地址和控制总线上的每条线的逐位集合，也就是1或者0。
图2示出了在一个标准PC中的指令管道。指令从堆栈中取出，解码，取出操作数然后执行指令并生成输出。以这样的方式继续循环直到所有的待定指令已经完全执行。
图3示出了一块典型的新式的X86芯片9，诸如Intel公司或Advanced Micro Device Inc生产的芯片9的内部是CPU自身连同第一级指令高速缓存11和数据高速缓存12。第二级高速缓存13一般与芯片分离，也就是说不在同一个包装或者封装内。图4A图示了与主存储器(RAM)14相连接的同一块芯片9，存储器(RAM)14通过系统总线通信。现有技术的系统总线的速度为66-200MHz。图3和图4A代表了现有技术。与之相对，图4B图示了本发明的体系结构，处理器芯片9和主存储器14通过串行总线控制器(SBC)15通信。通信的速度上限由串行数据传输的极限所规定。目前，对IEEE1394该速度为800Mbps或者对光纤通道是2.12和4.25Gbps。但是，这一数字每年要增加近一倍。
图5，示出了CPU的芯片组的可能的改进。在处理器封装16内，包括处理器9本身、第二级高速缓存器13和至少最初并行到串行的转换器17，转换器17直接连接到封装16的输入/输出18，然后封装16通过串行电缆连接到SBC15。
图6，示出了体系结构的高级示意图，该结构中所有的组件都以星形网络拓扑结构连接到SBC15。具有外部连接20以便容纳附加组件，如标有问号的外围设备。这些外围设备可以包括但不局限于，视频模块、声音模块、软盘、压缩盘、网卡、通信卡、CD ROM、其它存储装置等。
图7示出了可以选择的实施方案，其中单个封装21内包括了微处理器16(芯片、第一级和第二级高速缓存器)、主存储器14和并行—串行转换器17、以及输入/输出18。这允许处理器10以很高的速度与RAM14通信，并使用这些组件的并行结构。外围设备，如硬盘驱动器、CD-ROMs、软驱和输出装置是固有的串行装置，因为这些装置一次只能读和/或写一位数据。因此，没有将这些装置连接到SBC的初始的执行损耗，因为它们可以在RAM14和处理器10之间通信。还有，这允许以CPU10的时钟速度在处理器10和存储器14之间完全或者大部分并行地通信，由于该数据不经过SBC15。但是，使用SBC15，在该集成的CPU封装16与其它组件之间的所有通信将变得方便。
图8和图9图示了串行总线体系结构及其相关的拓扑结构的两种变更。在图8中，SBC15是传统的星形网络拓扑结构，其中SBC15是网络的中心，所有的其它组件辐射状地连接到网络集线器。外围组件20还是用问号表示，由于根据附属的外围设备，可以有多个不同的配置。
图9图示了被连接到SBC但又直接连接到系统存储器14的硬盘驱动器19。这将有助于系统存储器14更快地从硬盘驱动器19中读取和更快地写入硬盘驱动器19。
图10示出了串行总线PC的一个可穿戴的实施方案。项目1A和1B示出了一条包含内嵌通道的带，允许电缆遍及整条带。项目2A图示了串行总线控制器和主机总线控制器。该部分被贴上一条带，由于所有配置都要求一个连接。项目3A图示了贴在带上的各种模块。这些模块可以包括但不局限于，CPU模块、存储器模块、硬盘模块、声音和视频模块已经通信模块。通信可以是，但又不局限于无线调制解调器(CDMA、TDMA、FDMA、GSM)、无线局域网、军事专用和商业专用中的一种。各模块之间是相互电磁屏蔽的，并可以设计为合并有益于所包括的组件的需要的其它性质。在这个可穿戴的实施方案中，用户可以方便灵活地配置其计算机，满足用户的需要。比如，用户可以选择单CPU而不是双CPU，可以选择大容量或者小容量的RAM，可以选择或大或小的硬盘取得模块、可以选择加强的或者基本的视频功能，以及根据环境和用户的通信需要选择自定义通信模块。
发明的描述本发明涉及到一起提交的申请，题为“可以动态重新配置的PC的操作系统”，转让给同一机构。该公开申请在此通过引用合并到本发明。本发明直接涉及到一种新的无总线PC方案的结构。用快速的串行有线或者无线总线代替并行的计算机总线，没有了使用并行总线和单个封装的当前的传统的计算机系统方案中分离元件所具有的物理上的限制。这些限制包括，在物理位置上靠得很近的组件，这些组件或者在一个盖板下，或者在同一封装内，或者在同一块背板上，并共享总线电气信号。这种新的体系结构使各种电气的、逻辑的、物理的、和机械的计算机方案有可能特别的灵活和模块化。更多的灵活性和模块化还能够让客户和/或技术人员更容易地在组件层而不是在系统层控制其计算机系统的更新，还允许简单地通过断开组件在一个系统中的连接，再连接到另一个系统就能让一个组件用于多个计算机系统，以及提高了系统的可配置性、可靠性、可维护性和可服务性，同时让用户免于在计算机组件和外围设备上的昂贵的投入。本发明不仅具有可穿戴的优点，还具有一个突出的好处，为传统的和内嵌的计算机提供了极大的市场机会。“传统的计算机”一词在本公开发明的通篇表示任何现在使用和已知的，可以从诸如IBM、Dell、Sun、Gateway、Apple、Toshiba、Micron或Hewelt-Packard这些公司得到的计算机。“传统的计算机”也意味着这里所描述的冯·诺伊曼模式。本领域的技术人员会理解到传统的意指膝上型、台式、工作站、服务器计算机、微型机、大型机或者其它熟知的计算机系统。
本公开的发明，通过建立迄今为止未知的计算机体系结构，克服了当前技术的缺点，该体系结构中不需要带有局限的并行计算机总线，以可以选择地布线到任何数量的外围组件的串行总线控制器代替基于计算机体系结构的传统主板。本文所述的外围设备不局限常规的外围组件，如外部硬盘驱动、CD-ROM、压缩驱动等，还包括CPU、存储器和其它系统层组件。
一次只能传送一位的串行总线体系结构，传统地是用作长距离数据传输，与并行总线结构相比，其特点就是费用低性能差。但是，由于串行总线近来的技术进步，其传输速度现在已经达到800Mb/S，并有望每年翻一倍(比如，光纤通道能够达到133、266和531Mbps和1.02、2.12和4.25Gbps)，将达到同等的并行总线的吞吐速度并最终超过并行总线吞吐速度。通过这样的改进，就有可能设计利用串行总线替代并行总线的计算机，从而允许每个组件以模块化外围方式连接到串行总线控制器，用符合协议或标准如IEEE1394的软线，在此之后是火线(FireWire)。本领域的一个普通技术人员都会知道，由于更好的有利的材料和新的串行技术的出现，如光导纤维、或其它基于光的信号传输协议，在速度、费用效率等方面有益于替代火线，而不背离本发明的实质和包含在本发明的范围内。串行总线使用单电缆或无线链接，一次只传输一位数据，避免了信号时滞。另外，固定的字长不是一个问题，由于每字的首位可以声明字长，有些装置可以使用比其它装置更大的字通信。一个中央总线控制器15可能被装在一个小盒中或者类似结构中，它具有与之相连的一组火线(或其它快速串行连接如光纤通道)连接器。允许宽带宽传输。在另一个类似的实施方案中，一组串行连接器可以用来进行至诸如存储器、CPU和硬盘的宽带宽传输，同时一个和多个无线接收器如蓝牙或类似的无线接收器被用于窄带宽装置如键盘和定点设备。可以期望具有比立即需要的搭线更多的搭线，以便允许增加另外的CPU的封装16、存储器单元14或其它组件和/或装置20。这种体系结构特别有益于可穿戴计算机和可移动的核心计算处理技术，也将拓展到传统的膝上型电脑、个人数字助理(PDA)，和台式计算机。比如说，每个组件可以装在一个单独的封装内，通过薄软电缆连接到串行总线控制器15。这样，各个封装可以通过设计来满足这里所包含的组件的特殊要求。因此，当CPU封装16需要被绝缘时，它也可以有很好的散热。硬盘封装19需要防震，存储器组件需要屏蔽电磁干扰(EMI)，等等，然而，一个组件封装的要求不适合于其它组件。额外的好处是组件如存储器不再有热老化问题，因为CPU和存储器不必要在同一个盒子里，不必象平常在一块主板上那样靠得很近。另外，用户可以有几个串行计算机系统，比如，一个在办公室一个在家，但只有一个CPU封装16和/或存储器模块14，可以来回带走，用在任一系统中。由于这些原因和下面所公开的内容，与并行计总线计算机结构相比，本发明有着很明显的优点。
因此，基于传统总线的计算机系统的方案的设计约束没有了，取而代之的是新的新型的系统方案。计算机系统的子组件之间的距离上的传统的局限将不在有，以及传统的总线将被无线的或快速串行连接的装置如依据各连接的带宽要求的火线所代替。该装置。即计算机系统的子组件，可以设计成在其单独的封装内，在标准的或专用的通路内通过单一的有线或无线的链接，电气连接到其它子组件。所以，可以灵活地设计很多不同地计算机系统，使用全部或部分可使用的子系统(有些子系统甚至可以是基于现有的并行体系结构的，如包含存储器和CPU的单模块)和/或标准的非标准“开放的”或专用的组件。各组件或子系统可以是也可以不是封装在其自己的封装内，使得单独或与一个或多个其它组件封装在同一个封装内，以利用材料科学方面或功能设计的优先考虑。这一思想要求操作系统支持热交换和快速配置，来判断接入的外围设备的型号和判断接入的这些装置的特点，这些装置不只是传统意义上的外围设备，还包括诸如存储器、固定磁盘等计算机组件。每个通常驻留在中央BIOS芯片的组件的基本输入/输出系统(下文中简称BIOS)编码，可以驻留在组件本身上，并且通过高速串行连接被发送到串行总线控制器15(下文中称做SBC)，SBC包含在系统引导或添加到加电的系统时动态包含中央BIOS芯片或中央BIOS管理功能和/或操作系统。考虑到终端层外围设备20，如显示器、扬声器、外部装置等，尽可能减少该体系结构的独有的特性是很重要的，由于这些装置在市场中随处可见，并要求计算机设备的所有者在这些装置上大量投入。串行总线将保留最大的拓展投入。比如，视频图像卡模块，在串行体系结构下，将图像卡硬件作为固件或者BIOS保留，将直接与串行总线控制器15通信，在系统导入程序发送充分反映自身特点和其通信方式的信息。但是，在输出侧，模块具有标准的或专用的视频连接器，以便让显示器或第三方显示装置能够直接连接。正如另一个示例，声卡模块将所有需要的声卡硬件作为固件芯片或BIOS保留，在系统导入程序中，通过串行电缆标识到串行总线控制器。在另一端，该模块将包含所有一般涉及到声卡的连接器，诸如麦克风输入、喇叭输出和游戏端口。因此，已经有显示器和喇叭等的人仍可以利用它们。另外，那些想有却还没有这些组件的人会很满意同样经济实惠的效果，由于这些产品容量大，选择标准的PC外设，而不是功能简陋价格昂贵的专用外围设备。本发明能够用作“用户支持的”计算机，如美国专利5,305,244和5,844,824中所描述的那样；这两个专利的公开内容，规定了同一个条目，在此一并引用到本发明内容中。
串行通信技术的新进展推进了新标准串行总线接口如IEEE1394的速度，接近并不久超过传统的串行总线速度。所以，我们预见，基于传统总线的系统对计算机系统方案的局限和约速不久将被克服，新的成功的系统设计将要出现。计算机系统子组件之间的距离的传统的限制将不再存在，传统的总线将被无线的或快速的串行连接装置如IEEE1394(FireWire)所代替，根据各连接的带宽要求。这意味着计算机系统的这些子组件装置，如CPU、芯片组、RAM、HDD、指针装置、键盘、I/O子系统、BIOS等，可以设计成各自独立的封装，通过单一的快速有线或无线的，以标准或专用的通道连接到其它子组件。
所以，使用本发明的技术，可以利用所有或部分可以得到的子系统和组件，灵活地设计许多不同的计算机系统。各子系统和组件可以也可以不封装自己独立的封装内，或者与一个或多个组件组装在同一个封装内。注意到这种连接方法能够有效地将各组件的独立组件要求的信号分离。这意味着应该为每个组件设计不同的速度和时序，以便能发挥其技术和容量的极限，从而提高整个系统的性能。
下面的这些组件是那些能够设计为分离的逻辑和/或物理组件的示例，这些组件能够通过快速的串行有线或无线连接到其它组件。这些示例可以是可穿戴的、便携式和/或台式计算环境的一部分，都使用许多同样的组件。
视频子系统可以由下面集合中的一个或多个构成基本输入输出系统(BIOS)视频控制器视频RAM显示器连接器摄像机连接器电源音频子系统可以由下面集合中的一个或多个构成基本输入输出系统(BIOS)声音芯片回音消除器噪音消除器麦克风输入喇叭输出麦克风喇叭电源短期存储子系统可以由下面集合中的一个或多个构成基本输入输出系统(BIOS)RAMDMM电源长期存储子系统可以由下面集合中的一个或多个构成硬盘驱动器(HDD)RWDVDCD闪存器电源I/O子系统可以由下面集合中的一个或多个构成PC卡外设部件互连(PCI)卡智能卡电源注意到所增加的灵活性，能够任一地简单地改变CPU16、HDD19、甚至视频子系统或任何其它子系统，通过改变一个子组件而保持其余组件不动。只要能想象到就没有配置的限制。这种设计导致利用新的体系结构的新型的操作系统(OS)的出现。这些新的操作系统将重新装配当前操作系统的功能，并增加了能够动态配置或快速配置能力的功能。这样的操作系统在一并提交的题为“可以动态重新配置的PC的操作系统”的申请中被定义。
大多数关于面向对象(OO)的软件设计的方案属性和特性的期望包含在本发明的新的计算机结构中。比如，面向对象的软件设计的封装特性可以应用到该体系结构中，通过把关于特定的计算机组件的BIOS编码设计在组件/封装内，而不是在现有的中央BIOS位置。一旦上电，BIOS把所有必要的信息送到动态操作系统，以便能够与组件通信并优化配置或者重新配置它自己。类似的方法可以用在电源上，电源供电可以设计到单独的组件内，而不是现有的单一的中央电源供电方案。这样，各个组件的开发和改进不受系统设计的局限，并可以更有效的应用于特殊用途和环境。如示例所示，可以开发新的改进型的显示和存储装置，要求不同类型的BIOS支持和/或电源配置，无需顾及现有系统方案的局限。这样的装置或组件还可以期望简单的用于新系统或简单地用于现有系统的升级，通过设计新的BIOS编码、电源和组件自身独特的任何功能和要求。另外，没有了在基于并行总线的系统中为了通信所要求的任一两个组件要具有相同的输入线或位和/或输出线或位这样的要求。如，32位处理器可以串行地与16位存储器或32位存储器通信。处理器的升级也不必自动的废弃其它组件如视频和音频子系统，这些系统已经花费了大量的钱。32位处理器升级到64位处理器或者从64位升级到128位都是这样。这也将提供改进操作系统、处理器指令开发、机器不灵敏语言和翻译语言(如JAVA)的机会，把应用与处理器和配置细节分离开来。
这里公开的计算机，其精髓在于它是实时操作系统事件驱动的计算机。也就是说，外围设备连接或拆除，以及系统层组件被添加，计算机能够随之调整。串行电缆的某一根线可以用作地线，以便能够使SBC15“知道”串行连接是否被激活，从而告知被连接的装置是否存在。用这样的方式，当计算机处于通电状态时，软盘驱动器或压缩盘或其它外围设备被断开，SBC15还是能够有效的得知，并管理其可以使用的资源。没有这种实时的或几乎立即的更新，当在导入程序被连接的装置后来在计算机通电状态下被断开时，故障或异常电压可能要大大增加。
实际上，有三个方面的创新提高了本发明的开发。首先是串行总线控制器15被用作系统层组件和外围设备之间的判优器。其次是CPU用户芯片组能够与串行总线控制器15通信。最后是动态的计算机操作系统能够快速配置自身，判断什么装置和系统层组件被连接了，并随之调整。正如第一和第二方面的创新，串行总线计算机的一般微型结构最好是在单一的封装内具有控制单元和数据通道或数据部分(寄存器和运算器)。处理器16的封装在结构上类似于现有的处理器封装。其中包含CPU10，相当于第一级1指令11和数据缓存器12和集成的第二级缓存器13。在I/O18的最初是并行—串行转换器17，它界面连接组合串行/电源电缆。输出串行数据的CPU的最后的新的改进型，在所有或不用于中可以减少并行-串行转换器17的需要。这种新型的CPU可能具有简单的或没有支持芯片组。
灵活的串行电缆本身可以传输数据和提供电源。可能需要附加的一条线或几条线用于将BIOS信息传送到SBC15，或，可以选择的，BIOS信息可以在同一条串行线上传输。不是每个系统组件都要象并行总线结构中那样必须连接到系统总线，每个组件通过单一的串行电缆连接到串行总线控制器15。
在无总线或串行总线PC中，电源可以装在各装置、中央或他们的组合内。根据设计的应用，即可穿戴型、便携式、台式，不同的配置可能更能满足要求。灵活的串行电缆将组件互联，可以从中央电源选择性的配送电源。电缆套内有几条传送数据和电的线，所有的连接器都适应这种双重功能。在台式机条件下，电源可以与串行总线控制器为一体，在可穿戴型或便携式配置中可以式单独的电池，或者从包装中或一件设备中抽出，如果被嵌入的话。可以选择的，电源可以和所有或部分附加的组件一体化。可以期望，使具有某些需要的系统层组件如存储器、CPU、硬盘驱动器和I/O，集中地接受电源，当外围设备他们自己的电源或也从中央电源得到电源。
在此所描述的本发明的优选的和最优选的实施方案和所示的附图，解释了本发明的基本原理，但是应该理解到，在不背离本发明实质和不超出本发明范围的条件下，有很多改进和分枝。
权利要求
1.一种计算机系统，包括一个CPU和至少一些传统计算机组件，所述的每个组件与串行总线控制器电气连接，串行总线控制器具有用作所述的组件和任何外围设备之间的判优器的装置，以及CPU具有与串行总线控制器通信的装置，该系统没有任何并行的计算机总线。
2.如权利要求1的计算机系统，其中，所述系统包括在引导或运行时配置它自身以确定系统内什么组件被选用并随之调整的装置。
3.如权利要求1的计算机系统，其中，所述的所有的组件和所述的串行总线控制器全部在单一的外壳内。
4.如权利要求1的计算机系统，其中所述的所有的组件和所述的串行总线控制器在单独的外壳内。
5.如权利要求1的计算机系统，其中的输入/输出组件和串行总线控制器是并行的。
6.如权利要求1的计算机系统，其中，有一条附加的线用于把BIOS信息传送到串行总线控制器。
7.如权利要求1的计算机系统，其中，所述的各组件通过单一串行电缆连接到串行总线控制器，所述的组件和所述的串行总线控制器最好全部装在单一外壳内。
8.如权利要求1的计算机系统，其中，有一条附加的线用于把BIOS信息传送到串行总线控制器。
9.如权利要求1的计算机系统，具有BIOS信息和数据是通过串行线而不是其它线传送到串行总线控制器的装置。
10.如权利要求1的计算机系统，其中，电源是通过单一的电源装置给所述的系统供电的。
11.如权利要求1的计算机系统，其中，系统的电源是通过装在各组件或子系统中的电源装置供给的。
12.如权利要求1的计算机系统，其中，为所述的CPU提供定制的支持芯片组。
13.如权利要求1的计算机系统，其中，在任一个I/O组件有一个并行—串行转换器，为串行—电源电缆组合提供接口。
14.如权利要求1的计算机系统，其中，为所述的系统提供电源线，所述的电源线也把数据和信息提供给所述的系统。
15.如权利要求1的系统，其中，各组件通过串行数据连线连接到串行总线控制器。
16.在用户支撑的计算机中使用的如权利要求1的系统。
17.一个计算机系统，包括至少一个传统计算机组件，还有定制的CPU、输入/输出子组件、和串行总线控制器，每个组件与串行总线控制器通信，该系统中使用的串行总线控制器用来代替传统计算机的并行计算机总线，所述的CPU具有与串行总线控制器通信的装置；所述的串行总线控制器具有和其它组件和外围设备通信的装置。
18.如权利要求17的计算机系统，其中，所述系统包括在引导或运行时配置它自身以确定系统内什么组件被选用并随之调整的装置。
19.如权利要求17的计算机系统，其中，所述的所有的组件和所述的串行总线控制器全部在单一的外壳内。
20.如权利要求17的计算机系统，其中所述的所有的组件和所述的串行总线控制器在单独的外壳内。
21.如权利要求17的计算机系统，其中的输入/输出组件和串行总线控制器是并行的。
22.如权利要求17的计算机系统，其中，有一条附加的线用于把BIOS信息传送到串行总线控制器。
23.如权利要求17的计算机系统，其中，所述的各组件通过单一串行电缆连接到串行总线控制器，所述的组件和所述的串行总线控制器全部装在单一外壳或者装在单独的外壳内。
24.如权利要求17的计算机系统，其中，有一条附加的线用于把BIOS信息传送到串行总线控制器。
25.如权利要求17的计算机系统，具有BIOS信息和数据是通过串行线而不是其它线传送到串行总线控制器的装置。
26.如权利要求17的计算机系统，其中，电源是通过单一的电源装置给所述的系统供电的。
27.如权利要求17的计算机系统，其中，系统的电源是通过装在各组件或子系统中的电源装置供给的。
28.如权利要求17的计算机系统，其中，为所述的CPU提供定制的支持芯片组。
29.如权利要求1的计算机系统，其中，在任一个I/O组件有一个并行—串行转换器，为串行—电源电缆组合提供接口
30.如权利要求17的计算机系统，其中，为所述的系统提供电源线，所述的电源线也把数据和信息提供给所述的系统。
31.如权利要求17的系统，其中，各组件通过串行数据线连接到串行总线控制器。
32.在用户支撑的计算机中使用的如权利要求17的系统。
33.在可转移内核的计算机中使用的如权利要求17的系统。
34.在嵌入式计算机中使用的如权利要求17的系统。
35.一种事件驱动实时操作系统计算机系统包括一个CPU和至少一些传统组件的其它组件，所述的每个组件与串行总线控制器电气连接，串行总线控制器用作组件之间和任何外围设备之间的判优器；所述的CPU具有与串行总线控制器通信的装置，该系统没有任何并行计算机总线。
36.如权利要求35的计算机系统，其中所述计算机系统和操作系统能够实时地或几乎立即判断外围组件的断开，并能对此作出回应，有效地管理器资源。
37.如权利要求35的计算机系统，其中，存在用于判断选用的外围设备的断开和添加的装置。
38.如权利要求35的计算机系统，其中，存在用于调整操作系统的装置，当系统处于通电状态时，响应选用的外围设备的断开和添加，有效地管理其选用地资源。
全文摘要
本发明在实质上是一种新型的计算机体系结构,该结构没有传统的并行系统总线。计算机利用串行总线控制器(SBC)和串行通信线,方便被选用的系统组件和任何外围设备之间的通信。组件本身可以在他们自己的封装内,事先设计好并将包含足以代表自身特点的BIOS型信息和传送任何与他们自己通信所必要的协议。在每个系统导入程序,不同的系统组件如CPU、存储器模块、固定磁盘等,可以添加和断开,即使在通电状态下,各种为外围设备也可以添加和断开。这种结构没有系统配置组合的限制,只有到串行总线控制器的连接器的数量的限制。单独的组件通过高速的串行数据传输线互连,因而不存在并行总线所固有的距离限制问题。
文档编号G06F13/42GK1339729SQ0113395
公开日2002年3月13日 申请日期2001年8月17日 优先权日2000年8月17日
发明者H·萨拉姆 申请人:齐伯瑙特有限公司