专利名称：计算机组成原理教学实验开发装置的制作方法
技术领域：
本实用新型涉及一种用于计算机实验教学的计算机组成原理教学实验开发装置。
背景技术：
中，现有的计算机实验教学装置大致有两种基本的结构类型，一种为运算器及微程序控制器采用AM2900系列位片器件结构，此类产品的内部各部件及相互的连接基本都已做好，做实验时很少连线，开放性差，软硬件设计空间都很受限制，且采用AM2900器件维护费用高。此类产品不联计算机手动调试时难于观察，而联机操作时的界面类似debug调试界面，是基于字符串命令行形式调试，时序无法观察，不具备动态图形表现形式。另一种类型为采用模板形式，即有一个母板和几块子模块，做哪种实验时拿那种模板连到母板上即可。它的模型机实验也已基本做死，不需要再去设计硬件构成。所以这种模式做实验时的局限性很大，开放性不好，做实验也不方便，它以二进制交互形式调试，不具有动态图形交互界面。
本实用新型的目的在于克服了上述背景技术中的不足之处，提供一种计算机组成原理教学实验开发装置，它采用开放式的电路结构，可支持多种构造方式，即实验元件从零开始连接方式，单元电路跨接方式和实验电路“软连线”方式，具有极大的灵活性，提供了充分的硬件可设计空间。
为达到上述目的，本实用新型采用的技术解决方案如下一种计算机组成原理教学实验开发装置，其特殊之处在于包括单片机控制单元，单元机控制单元上分别连有相互独立的单元电路。
上述单片机控制单元是“8051 UNIT”单片机控制单元。
上述单元电路包括信号源单元、时序单元、CPLD应用单元、开关单元、内总线单元、扩展单元、读写单元、运算器单元、逻辑译码单元、寄存器堆单元、地址寄存器单元、指示灯单元、指令译码单元、扩展总线单元、微控器单元、输入设备单元、输出设备单元、主存贮器单元。
上述装置上设有与小操作器连接的串口，小操作器包括单片机控制单元、24键小键盘和8位LED显示灯。此串口还可与PC机的RS232C串行通讯口连接，通过PC机来控制该装置的运行，具有动态图形操作和调试的功能。
上述“8051 UNIT”单片机中的数据线可通过双向信号隔离器件连接至微代码存贮器及总线上，各单元的控制线连接至此单元。
图1为本实用新型的结构示意图；图2为本实用新型的结构框图；图3为单片机的电路图；图4为单片机与其他电路单元的连接图；图5为具有中断处理功能模型机微代码的调整图；图6和图7为具有中断处理功能模型机译码电路的原理图；图8至图10为具有中断处理功能模型机接线图；图11为基于RISC处理器构成的模型机的数据通路图；图12为基于RISC处理器构成的模型机的处理器的时钟及节拍电位图；图13为基于RISC处理器构成的模型机的指令周期流程图；图14和图15分别为基于RISC处理器构成的模型机中CPLD1和CPLD2的顶层电路原理图；图16为基于RISC处理器构成的模型机的接线图。
以下结合附图对本实用新型作进一步详细的描述包括“8051 UNIT”单片机控制单元101，它主要具有管理本机和上位PC机通讯，监测管理系统控制总线、地址总线、数据总线，读写实验单元内容，控制时序等功能。与“8051 UNIT”单片机控制单元101连接的相互独立的单元电路包括信号源单元102，用来产生频率及占空比可调的方波信号源；时序单元103，用来产生时序节拍脉冲电路及启停控制、单脉冲；CPLD应用单元104；开关单元105；内总线单元106；扩展单元107；读写单元108；运算器单元109；逻辑译码单元110；寄存器堆单元111；地址寄存器单元112；指示灯单元113；指令译码单元114；扩展总线单元115；微控器单元116；输入设备单元117；输出设备单元118以及主存贮器单元119等主要单元电路。每个单元电路的所有控制线、输出总线均以排针形式留出，只有输入总线接至系统总线，而所有的控制线、总线同时也接入到单片机控制单元101，由此单元对所有信号进行测量和控制。当做部件实验时，用开关单元105中的开关信号及时序单元103中的单脉冲信号接至实验单元中来模拟控制信号的产生，研究部件的组成原理。通过地址总线、数据总线的显示灯及微代码指示灯等来显示结果。当做模型机实验时，可有三种操作方式，一种为本机手动操作，它将各基本实验单元及时序连接后，通过启停开关，单步或连续运行微指令，从数据总线、地址总线、微地址及微代码的显示灯来观察每一步的结果。第二种为用小操作器操作方式，即通过实验装置上的串口和小操作器相连，小操作器上有一单片机控制系统，24键小键盘和8位LED显示灯等，通过它可直接进行单步微指令，单步机器指令，连续运行，以十六进制形式读写微代码及机器指令等操作。第三种方式为和PC机联机操作，当搭接好模型机之后，通过PC机可发命令给单片机来控制模型机的运行，同时单片机又把检测到的各实验单元中的内容、控制信号的状态等返回到PC机，这样从PC机可直接控制模型机，观察各单元的内容、控制信号的状态、总线数据动态流动、单步、连续运行机器指令及微指令等内容，还可直接对主存及控存进行读写，同时还提供一个双踪逻辑示波器界面，它是通过单片机实时测量两路信号，同时发送给PC机，即可在PC机的屏幕上观察测量两路逻辑信号，观察波形、测量及相互间的时序关系等。参见图3和图4，“8051 UNIT”单片机控制单元用来管理和PC机通讯，监测系统数据总线、地址总线及控制总线，读写实验单元内容及控制时序等。在此之前的相近产品中没有此管理单元，不能通过PC机来监测和控制实验系统的操作和数据流动，所以实验时只能通过本机上的指示灯观测二进制数据及各种信号，调试不方便，难于观察。“8051 UNIT”单片机控制单元的主要特点包括①实验板中的所有单元的输出信号都能接至此单元，这样可由单元机控制，使它们依次有效分别读出每个单元中的内容；②单片机留出DB9串口插座，它和PC机通过RS232C串行通讯口连接，通过PC机来控制该装置的运行，具有动态图形操作和调试的功能；③本单元中数据线通过三片双向信号隔离器件连接至微代码存贮器及总线上，由单片机的读写线控制这些器件的方向即可实现对控制存贮器及主存进行读写操作。PC机上可实现单条机器指令及微代码的读写或磁盘上的文件装载；④上位机软件提供一个逻辑示波器界面，此单元中有两路控制线测CH1、CH2信号，同时将其通过串口发送到PC机上显示逻辑波形并可测试分析；⑤此单元可直接控制实验装置中的时序单元，即可进行单步微指令、单步机器指令、连续运行等操作。在上位机的调试界面中每单步一条微指令，单片机控制时序电路产生一个CPU周期，之后，将每个单元中的内容及微代码读出，同时发回给PC机，PC机则根据微代码画出本次操作的一个动态的数据流，并显示读出的各单元内容及控制线有效与否；⑥设置了数据通路信号隔离，即将一些控制信号线用两片74LS245进行隔离，其中带“’”的信号为原连接端的相应信号，而不带“’”的信号为现阶段用户实际接线端。实现了在与PC机连机情况下，可直接对微代码或机器指令程序编程、校验，亦可在本机上以手动方式直接进行，两种操作可随意切换。
本实用新型可支持实验项目包括(1)运算器实验；包括算术逻辑运算实验、移位运算实验、进位控制实验。(2)存贮器实验；(3)微控制器实验；(4)总线控制实验；(5)基本模型机设计与实现；(6)带移位运算的模型机的设计与实现；(7)复杂模型机的设计与实现；(8)可重构原理计算机的组成设计实验；(9)扩展8255并行口实验；(10)扩展5253定时器/计数器实验；(11)PLD应用实验；(12)具有中断处理功能的模型机的设计与实现；(13)基于RISC处理器构成的模型机的设计与实现。以具有中断处理功能的模型机的设计与实现为例，参见图5至图10，本实验主要目的是在实验装置上的各实验单元搭接起来构成一台完整的模型计算机的基础上，直接用其来控制一片真实的外围中断接口芯片8259，进行中断处理功能实验，编写响应流程及8259中断控制器设计。由于实验中须增加控制信号及中断响应，所以微代码调整为图5所示。译码电路也须重新设计，由大规模可编程逻辑芯片CPLD来实现，其原理图见图6和图7。图8至图10为实验接线图，本实验实现的功能是在编写的一段机器指令的循环运行状态下，拨动一个开关产生一个中断请求信号，进入中断程序，由数码管显示当前RO寄存器的值后返回主程序。参见图11至图16，以基于RISC处理器构成的模型机的设计与实现为例，本实验用装置上的两片大规模可编程逻辑芯片CPLD来描述一个RISC处理器，再结合主存贮器构成一个基于RISC处理器的模型计算机。实验中的RISC处理器指令系统选用使用频度比较高的五条基本指令，即MOV、ADD、STORE、LOAD、JMP。寻址方式采用寄存器寻址及直接寻址两种方式。指令格式采用单字长及双字长两种格式，其中MOV、ADD、JMP三条指令为单周期执行完成，STORE、LOAD两条指令为两周期执行完成。本模型机采用的数据通路如图11所示，处理器的时钟及节拍电位如图12所示，指令周期流程如图13所示。本实验中RISC处理器除地址寄存器为板上的地址寄存器单元电路构成外，其余全部由板上的两片CPLD芯片来描述。RAM和时序仍由板上的存贮器单元及时序单元电路给出。CPLD1和CPLD2的顶层电路原理图分别见图14和图15。实验接线图如图16所示。
与现有技术相比，本实用新型具有的优点和效果如下1.本实用新型在硬件方面，用开放式的实验电路结构，可支持多种构造方式，即实验元件从零开始连接方式，单元电路跨接方式和实验电路“软连线”方式，具有极大的灵活性，提供了充分的硬件可设计空间；2.本实用新型在实验操作方式上，既可独立使用，或与小操作器连用，或联PC机使用，用户可根据需要，并可在各种方式之间随意切换；3.本实用新型在软件方面，实验时的微代码的格式、顺序都可由用户自己编写，完全开放。本实用新型提供动态图形调试界面，可根据用户自己设计的模型机实验，在调试过程中动态地显示数据流向及数据、地址、控制总线的各种信息，使调试极为形象生动，具有极佳的示教效果。
权利要求1.一种计算机组成原理教学实验开发装置，其特征在于包括单片机控制单元，单片机控制单元上分别连有相互独立的单元电路。
2.根据权利要求1所述的计算机组成原理教学实验开发装置，其特征在于所述单片机控制单元为“8501 UNIT”单片机控制单元(101)。
3.根据权利要求2所述的计算机组成原理教学实验开发装置，其特征在于所述相互独立的单元电路包括信号源单元(102)、时序单元(103)、CPLD应用单元(104)、开关单元(105)、内总线单元(106)、扩展单元(107)、读写单元(108)、运算器单元(109)、逻辑译码单元(110)、寄存器堆单元(111)、地址寄存器单元(112)、指示灯单元(113)、指令译码单元(114)、扩展总线单元(115)、微控器单元(116)、输入设备单元(117)、输出设备单元(118)、主存贮器单元(119)。
4.根据权利要求3所述的计算机组成原理教学实验开发装置，其特征在于所述装置上设有用于与小操作器连接的串口，小操作器包括单片机控制单元、24键小键盘和8位LED显示灯。
5.根据权利要求4所述的计算机组成原理教学实验开发装置，其特征在于所述“8501 UNIT”单片机上留有DB9串口插座，与PC机通过RS232C串行通讯口连接，由PC机来控制该装置，可进行动态图形操作及调试。
6.根据权利要求5所述的计算机组成原理教学实验开发装置，其特征在于所述“8501 UNIT”单片机中的数据线通过双向信号隔离器件连接至微代码存储器及系统总线上，其它实验单元中的控制线也连接到此单元。
专利摘要本实用新型涉及一种用于计算机实验教学的计算机组成原理教学实验开发装置。它有用开放式的电路结构,可支持多种硬件的构造方式,具有极大的灵活性,提供了充分的硬件可设计空间。包括“8501 UNIT”单片机控制单元,单片机控制单元上分别连有相互独立的单元电路,包括时序单元、运算器单元、寄存器堆单元、地址寄存器单元、微控器单元等。另外,与PC机相连具有动态图形调试及操作功能。
文档编号G06F15/76GK2497366SQ01246998
公开日2002年6月26日 申请日期2001年9月4日 优先权日2001年9月4日
发明者张勉, 杨小龙, 康军 申请人:西安唐都科教仪器开发有限责任公司