专利名称：真随机数发生器的制作方法
技术领域：
本实用新型涉及一种真随机数发生器。具体说涉及用于生成密码算法的密钥，银行客户的初始密码，自动寄存机的密码的高速真随机数发生器。
背景技术：
随机数分为伪随机数和真随机数两种。伪随机数是有一定规律可循的，周期长度为有限长的随机数；伪随机数是可预测的。真随机数一般是由模拟电路构成的真随机数发生器产生，由于在电路中引入了噪声，真随机数没有规律可循，是完全不可预测的。
由于现有大部分的加密算法是公开的，信息安全的保证就依赖于对密钥的保护；而产生密钥一般都需要用到随机数。于是，用于产生密钥的随机数就成了保证信息安全的关键。而只有完全不可预测的真随机数才能真正保证信息的安全。
国内已开发的随机数发生器有以下几种一种是用数字电路设计的伪随机数发生器；另一种是用普通的模拟电路设计的真随机数发生器，它的速度往往比较慢，而且产生的随机数质量也不好。还有一种是基于混沌理论的模拟电路设计的真随机数发生器，必须有效防止电路进入饱和；否则，电路将脱离混沌状态，无法产生真正的真随机数。
发明内容
本实用新型的目的在于提供一种防饱和、高速的真随机数发生器。
本实用新型是基于混沌理论设计的真随机数发生器，它包括级1～级8八级分别产生一位随机数0或1的电路，该八级电路依次按前一级的输出连接下一级的输入，最后一级的输出连接第一级输入而形成环状，每级电路均由运算电路和采样/保持电路组成，其中运算电路包括比较器，运算放大器，在比较器的正输入端与运算放大器的负输入端间并联连接有开关K1串联电容C1和开关K2串联电容C2的电路，在比较器的负输入端与运算放大器的正输入端间并联连接有开关K3串联电容C3和开关K4串联电容C4的电路，比较器的正、负输入端分别接输入电压Vin+，Vin-，比较器的输出端与六个控制开关K9～K14的控制端相连，其中三个控制开关K9～K11的一端分别接控制参考电压Vfs1+，Vfs2+，Vfs-，另一端与开关K2和电容C2的接点相连，另三个控制开关K12～K14的一端分别接控制参考电压Vfs1+，Vfs2+，Vfs-，另一端与开关K3和电容C3的接点相连，运算放大器的正、负输入端分别经开关K7、K8接地，在运算放大器的正输出端与开关K1和电容C1的接点间接有开关K5，运算放大器的负输出端与开关K4和电容C4的接点间接有开关K6，同时运算放大器的正、负输出端经开关K15、K16与采样/保持电路相连，所述的采样/保持电路包括运算放大器，在该运算放大器的负输入端与正输出端间接有电容C5串联开关K17后又并联开关19的电路，运算放大器的正输入端和负输出端间接有电容C6串联开关K18又并联开关K20的电路，运算放大器的正、负输出端分别接有开关K21和开关K22，各级电路中的比较器的负输出端与寄存器相连，寄存器的输出端与用于输送出8位随机数的数据通道相连。
本实用新型的优点是1)本实用新型的真随机数发生器可产生速率高达160Mbps的真随机数，速度相当快。
2)本实用新型的真随机数发生器在电路中存在有噪声，因此所产生的真随机数是完全不可预测的。并且由于是基于混沌的原理，所产生的真随机数质量很高，在均匀性，相关性等质量指标上有很好的表现。
3)具有防饱和特性，本实用新型中的比较器能够对输入进行判断，发现电路进入饱和以后，就会输出相应的控制电平，调整电路的工作状态，使电路重新进入正常的工作状态。
图1是本实用新型的真随机数发生器构成框图；图2是真随机数发生器中的一级产生随机数的具体电路图。
具体实施方式
参照图1，图2，本实用新型的真随机数发生器包括标号为1～8的级1…级8八级电路结构完全相同的电路。每级电路分别产生一位随机数0或1，该八级电路依次按前一级的输出连接下一级的输入，最后一级的输出连接第一级输入而形成环状。上述的每级产生随机数的电路均由运算电路11和采样/保持电路12组成，其中运算电路11包括比较器13，运算放大器14，在比较器13的正输入端与运算放大器14的负输入端间并联连接有开关K1串联电容C1和开关K2串联电容C2的电路，在比较器13的负输入端与运算放大器14的正输入端间并联连接有开关K3串联电容C3和开关K4串联电容C4的电路，比较器13的正、负输入端分别接输入电压Vin+，Vin-，比较器13的输出端与六个控制开关K9～K14的控制端相连，其中三个控制开关K9～K11的一端分别接控制参考电压Vfs1+，Vfs2+，Vfs-，另一端与开关K2和电容C2的接点相连，另三个控制开关K12～K14的一端分别接控制参考电压Vfs1+，Vfs2+，Vfs-，另一端与开关K3和电容C3的接点相连，运算放大器14的正、负输入端分别经开关K7、K8接地，在运算放大器14的正输出端与开关K1和电容C1的接点间接有开关K5，运算放大器14的负输出端与开关K4和电容C4的接点间接有开关K6，同时运算放大器14的正、负输出端经开关K15、K16与采样/保持电路12相连。所述的采样/保持电路12包括运算放大器15，在运算放大器15的负输入端与正输出端间接有电容C5串联开关K17后又并联开关K19的电路，在运算放大器15的正输入端和负输出端间接有电容C6串联开关K18又并联开关K20的电路，在运算放大器15的正、负输出端分别接有开关K21和开关K22。各级电路中的比较器13的负输出端与寄存器9相连，寄存器的输出端与用于输送出8位随机数的数据通道10相连。
八级电路首尾相连组成一个环状，寄存器9储存每级电路产生的一位随机数，并组成一个8位随机数通过数据通道10传送给加密模块等外部电路。运算电路11根据输入电压计算出输出电压，并由比较器13负输出端产生一位随机数传送到寄存器9。采样/保持电路12对运算电路11的输出电压进行采样和保持，使得级之间可以直接相连。
上述的运算放大器14通常采用放大倍数为1000的运算放大器。所说的开关k1、k2、k3、k4、k5、k6、k7、k8、k9、k10、k11、k12、k13、k14、k15、k16、k17、k18、k19、k20、k21、k22可以用由CMOS传输门组成的开关。
使用时，可以将本实用新型作为SOC(System on Chip，片上系统)芯片的一个模块，也可以单独作为一块芯片，插在PCI卡上，将所产生的随机数通过PCI总线接口传往主机。
各级电路中的开关是在一组时钟信号Φ1，Φ21，Φ22的控制下工作的。Φ1，Φ21，Φ22是频率为20Mhz，占空比为0.5的时钟信号。其中，开关K1、K2、K3、K4、K17、K18、K21、K22由时钟信号Φ22控制，开关K5、K6、K15、K16由时钟信号Φ1控制，开关K7、K8由时钟信号Φ21控制，开关K19、K20由时钟信号Φ21的反向电平Φ21控制。在前半周期Φ21，Φ22为高电平，Φ1为低电平；在后半周期，Φ21，Φ22变为低电平，Φ1为高电平。为了防止电路的充放电效应，通常，使时钟信号Φ21比Φ22超前一段很小的时间，一般为4ns。受这组时钟的控制，电路主要工作在两个工作阶段。
1)采样阶段运算电路11中受时钟信号Φ21控制的开关K7，K8和Φ22控制的开关K1～K4闭合；时钟信号Φ1控制的开关K5，K6和控制参考电压的开关K9～K14则全部关断，输入电压对电容C1～C4进行充电。此时采样/饱和电路12中受时钟信号Φ22控制的四个开关K17，K18，K21，K22闭合，时钟信号Φ21控制的开关K19，K20则关断。采样饱和电路12在这个阶段将输出电压传输给下一级电路。
2)运算阶段运算电路11中时钟信号Φ21控制的开关K7，K8和Φ22控制的开关K1～K4先后关断；然后时钟信号Φ1控制的开关K5，K6闭合，K9～K14则根据比较器13的输出来确定具体的工作状态。比较器13先判断电路的工作状态，如果电路没有进入饱和状态，当输入电压为正时，则闭合K9和K14，正向加入电压Vfs1，当输入电压为负时，闭合K11和K12，反向加入电压Vfs1。反之，如果电路已经进入了饱和状态，当输入电压为正时，则闭合K10和K14，正向加入电压Vfs2；当输入电压为负时，闭和K11和K13，反向加入电压Vfs2，从而使电路重新回到正常的工作状态。并且比较器13的负输出端上的电平0或1就作为一位随机数送往寄存器9。此时运算电路11的输出通过时钟信号Φ1控制的两个开关K15，K16与采样/饱和电路12的电容C5，C6相连，对它们充电。此时采样/饱和电路12中受时钟信号Φ21控制的开关K19，K20闭合，时钟信号Φ22控制的四个开关K17，K18，K21，K22关端，采样/饱和电路12对运算电路11的输出电压进行采样。
权利要求1.真随机数发生器，其特征是它包括级1～级8(1)～(8)八级分别产生一位随机数0或1的电路，该八级电路依次按前一级的输出连接下一级的输入，最后一级的输出连接第一级输入而形成环状，每级电路均由运算电路(11)和采样/保持电路(12)组成，其中运算电路(11)包括比较器(13)，运算放大器(14)，在比较器(13)的正输入端与运算放大器(14)的负输入端间并联连接有开关(K1)串联电容(C1)和开关(K2)串联电容(C2)的电路，在比较器(13)的负输入端与运算放大器(14)的正输入端间并联连接有开关(K3)串联电容(C3)和开关(K4)串联电容(C4)的电路，比较器(13)的正、负输入端分别接输入电压(Vin+，Vin-)，比较器(13)的输出端与六个控制开关(K9～K14)的控制端相连，其中三个控制开关(K9～K11)的一端分别接控制参考电压(Vfs1+，Vfs2+，Vfs-)，另一端与开关(K2)和电容(C2)的接点相连，另三个控制开关(K12～K14)的一端分别接控制参考电压(Vfs1+，Vfs2+，Vfs-)，另一端与开关(K3)和电容(C3)的接点相连，运算放大器(14)的正、负输入端分别经开关(K7)、(K8)接地，在运算放大器(14)的正输出端与开关(K1)和电容(C1)的接点间接有开关(K5)，运算放大器(14)的负输出端与开关(K4)和电容(C4)的接点间接有开关(K6)，同时运算放大器(14)的正、负输出端经开关(K15)、(K16)与采样/保持电路(12)相连，所述的采样/保持电路(12)包括运算放大器(15)，在运算放大器(15)的负输入端与正输出端间接有电容(C5)串联开关(K17)后又并联开关(K19)的电路，在运算放大器(15)的正输入端和负输出端间接有电容(C6)串联开关(K18)又并联开关(K20)的电路，在运算放大器(15)的正、负输出端分别接有开关(K21)和开关(K22)，各级电路中的比较器(13)的负输出端与寄存器(9)相连，寄存器的输出端与用于输送出8位随机数的数据通道(10)相连。
2.根据权利要求1所述的真随机数发生器，其特征在于所说的运算放大器14是放大倍数为1000的运算放大器。
3.根据权利要求1所述的真随机数发生器，其特征在于所说的开关(k1)、(k2)、(k3)、(k4)、(k5)、(k6)、(k7)、(k8)、(k9)、(k10)、(k11)、(k12)、(k13)、(k14)、(k15)、(k16)、(k17)、(k18)、(k19)、(k20)、(k21)、(k22)是由CMOS传输门组成的开关。
专利摘要本实用新型涉及一种真随机数发生器，它包括级1～级8八级分别产生一位随机数0或1的电路，寄存器和数据通道。八级电路依次按前一级的输出连接下一级的输入，最后一级输出连接第一级输入而形成环状，各级电路输出的随机数输入到寄存器，寄存器输出的8位随机数通过数据通道送往外围电路。该真随机数发生器可产生速率为160M bps的高质量真随机数。所产生的随机数可用于生成密码算法的密钥，银行客户的初始密码，自动寄存机的密码等，它的真随机性是信息安全的重要保证。
文档编号G06F7/58GK2594867SQ02291710
公开日2003年12月24日 申请日期2002年12月12日 优先权日2002年12月12日
发明者沈海斌, 何乐年, 严晓浪, 俞俊 申请人:浙江大学