专利名称：随机数产生器及产生随机数之方法
技术领域：
本发明系关于随机数(random number)产生器，尤其是关于可与密码应用一起使用之随机数产生器。
在本技艺中有许多领域需要随机数。其中的一些领域是，例如，仿真，其使用随机数以便能够仿真决定性的实体处理。藉由随机地改变仿真的各种数值，我们能够使得「限制(trapped)」于一区域最大值或最小值之中的仿真方法从此区域最大或最小脱离，以便，最后，也许终于成功地发现全面性的最大值或全面性的最小值。
随机数也被用以测试硬件或软件。这种随机数是需要的，如果无法测试所有发生的数字信号向量的话，以便检查在并非有系统地产生之随机数信号向量中之系统的性能/行为。
随机数产生器的一种重要的应用是密码。现代的密码方法是基于一随机数键(key)，只要资料将被加密。其安全性直接与键的随机数有关。通常，密码方法的键的产生应该是基于随机数，因为随机数是攻击者唯一无法猜测的事情。在对称或非对称方法中这都是真实的。在大多数的对称密码方法中，随机产生的位序列被当成键使用。在非对称密码方法中，键的结构通常比较复杂。RSA键是以必须维持机密的高质数(prime number)为基础。随机数应该被用于产生该等质数。例如，其可被用以提供质数序列搜寻之启始数字。
随机数的进一步应用以及随机数产生的一般整体说明参见Eurosmart Security Conference-Proceedings，M.Dichtl与Janssen之「A High Quality Physical Random Number Generator」第277-278页。
美国第4,855,690号专利揭露一种随机数产生器，其使用，做为一基本参数，具有变化频率之振荡器之输出信号的样本。此种电路被表示于图三。此种随机数产生器包括一模拟振荡器300，一压控数字振荡器400，一逻辑电路500，此逻辑电路500一般包括一正反电路(flip-flop)，一时脉产生器600，一中央处理单元(CPU)700以及一取样装置800。模拟振荡器300产生被输入压控数字振荡器400之一控制输入。压控数字振荡器之输出信号的取样是藉由以逻辑电路500将取样装置放设于取样状态而产生作用。在取样状态，VCO 400的输出信号的电流值出现在随机数产生器的输出。然而，在开关装置的闲置状态中，一信号出现在输出端。此取样装置随后藉由逻辑电路被设置于取样状态中，如果符合二情况的话。第一种情况是CPU 700输出一致能信号。第二种情况是时脉振荡器之输出信号展示一特定状态，例如一上升边缘。一随机数输出链随后于CPU输出致能信号被产生，一旦CPU已经接收激励，亦即，开启，随机数产生器的指令。随机数产生器之输出端的随机数值的频率确实对应时脉振荡器600的频率，因为逻辑电路500被设计为，在任何时脉产生器的输出信号处于特定状态时，其驱动取样电路800在输出端提供一样本。然而，这同时表示，输出值的频率及/或取样的时间控制是独立于模拟振荡器300或数字VCO 400的频率。输出样本总是显示与时脉振荡器相同的频率，不再可能决定随机数产生器之输出端的样本序列中之模拟振荡器300及/或数字VCO 400。
并不是在所有的情况中都希望输出样本的频率与模拟振荡器及/或压控数字振荡器之频率无关。当做为随机数源之振荡器太常被取样时，某些安全性的应用，例如，付款卡片，会被破坏，因此所获得的数值有强烈的相关。这种太频繁的取样可能是由攻击者有意地造成，如果他或她连续增加时脉产生器600的频率。这种威胁是真实的，尤其是关于芯片卡系统，当这些经常性工作具有外部输入时脉时。
当振荡器300及400的频率上升时，另一方面，取样频率也上升，因此存在的资源由于随机数产生器较高的资料速率而有较好的利用。
本发明之目的在提供一种随机数产生器以及产生随机数之方法，或尽可能使用存在的功能，但排除由于随机数源太频繁的取样所导致之安全性降低的智能卡。
此目的藉由申请专利范围第1项所主张之随机数产生器，如申请专利范围第11项所主张之随机数产生方法以及申请专利范围第12项之智能卡而达成。
本发明系基于发现，在大多数情况中，展现一可控制振荡器之噪声产生装置的功能性在一种最佳状态下被使用，当噪声产生装置，亦即，通常是可控制振荡器之输出讯号，被用以干扰随机数产生器之输出信号频率的时候。尤其是在噪声产生装置包括一可控制振荡器，而驱动时脉振荡器之频率控制可被全部或部份免除由于此一振荡器之控制范围的使用的情况下，其终究已包含一动态范围。
然而，应指出的是，即使是在噪声产生装置不包括一压控振荡器且其中时脉振荡器可在频率方面被完全控制的情况下，可以达成随机数产生器之输出信号的频率与噪声产生装置之输出信号的频率无关，而其仅是由控制振荡器所决定之随机数产生器之输出信号的实时相位。一旦控制振荡器不再有随机数产生器之输出信号的频率决定功能，可大幅降低关于，例如，控制振荡器之稳定度的需求。因此，可以在简单的方式，且因此低成本的手段中，例如于智能卡上，包含甚至具有样本之时脉振荡器。不需要任何接收来自外部电路之时脉讯号用之外部端点，因此智能卡具有另一种无输入端。于本文中应该指出，此目标在于提供智能卡尽可能少数的输入及输出。这是为了防止完全控制智能卡使用的潜在攻击者使用，例如，某些方式中的时脉输入，而执行对密码算法的新攻击。尤其是，密码处理器之随机数产生器，其在密码处理器之安全工程方面为高度相关的中央项目，尽可能的获得保护。
本发明随机数产生器包括一噪声产生装置以及一取样装置，其连接于该噪声产生装置之一输出与随机数产生装置一输出之间，该噪声讯号于该取样装置处于一取样状态时被取样，该噪声讯号于该取样装置处于闲置状态时不被取样。此随机数产生器更包括一控制振荡器用以在一控制振荡器输出提供一交流讯号，在控制振荡器输出之交流讯号并未固定地耦合至噪声讯号之频率，理想的状态为甚至与该噪声讯号无关。最后，该随机数产生器包括一致能装置，其具有一第一及第二输入端以及一输出，该第一控制输入被设计为接收噪声讯号或从噪声讯号导出之讯号，第二控制输入被设计为接收振荡器输出讯号或从其导出之讯号，以及一输出信号在致能装置之输出产生，经由该切换讯号，该取样装置从闲置状态被切换至取样状态。此致能逻辑被设计为仅在第一输入之讯号显示一第一触发状态以及当该第二输入之讯号接着显示一第二触发状态时产生输出讯号。
本发明产生随机数之方法因此包括一经常重复的，二级致能(two-stages)的取样装置。「外部(outer)」框(frame)是由噪声讯号或从噪声讯号导出之讯号所决定，而「内部(inner)」框是由控制振荡器的取样决定。换句话说，这表示一样本是在噪声讯号或由噪声讯号所导出之讯号的每一周期产生，当控制振荡器之频率等于或大于噪声讯号或由噪声讯号所导出之讯号的频率。换句话说，这表示输出讯号的频率，也就是样本的频率，是依据噪声讯号或由噪声讯号所导出之讯号的频率而定，然而，样本的实时相位，亦即样本在噪声讯号或由噪声讯号所导出之讯号的周期中的位置，是由时脉振荡器所决定。
本发明概念允许使用任何出现在噪声讯号产生装置中的频率控制功能。尤其是，如果输出样本的平均频率将被改变，一VCO，例如，必须简单地在噪声讯号产生装置中被不同地偏压。
输出样本的随机性(randomness)系由控制振荡器之变化的实时相位改善。从以上讨论可知，随机数产生器输出端之输出样本不展示固定的实时频率，如习知寄术的情况，而是一变化的实时频率，其仅在平均固定。然而，这在大多数的密码应用中是不重要的，因为它是重要的1及0序列，但数字讯号之对应边缘之间没有间隔。在期望输出样本具有固定频率的情况下，一内存电路(缓冲器)可以被连接至本发明随机数产生器之输出的下游，以便使输出样本在频率上均匀。
本发明之较佳实施例之详细说明将参照所附图
式描述于下，其中第一图表示本发明随机数产生器之方块图；第二图表示解释图一所示随机数产生器之功能用的时脉图；以及第三图系已知之随机数产生器之方块图。
本发明随机数产生器包括一噪声产生装置10。该噪声产生装置10最好包括一噪声源12以及一可控制振荡器14，为电路之简化，其被设计为一压控振荡器。然而，也可使用其它的可控制振荡器。
任何电路都可被用来当成噪声源，例如显示热噪声且其输出端被强烈放大的电阻，散射噪声被强烈放大的逆偏压二极管，显示大量噪声的晶体管，或产生相当随机状态之输出波形的数字电路。应指出的是，噪声源12的输出讯号或VCO 14的输出讯号都不必要是完全的有噪声，亦即，在统计上完全随机的分布。除了具有合理平均之波形的产生是相当困难的事实之外，相当程度的随机性也是足够的，不过，因此可以使用所又拟似噪声(pseudo noise)源以及类似装置。
应指出的是，依据学术上的使用，「噪声讯号」的表示并不限于具有最佳化分布可能性的理想噪声讯号。相反地，「噪声讯号」一词也包括不呈现最佳分布状态的交流讯号，而特定最小的随机度或不可预测性对大部份应用而言是足够的。
本发明随机数产生器更包括一取样电路16，为了呈现的理由，简单地表示为图一之具有一输入，一输出以及一控制输入之一般开关。在此最简单的情况中，取样装置可有二种状态，尤其是闲置状态，该状态中没有讯号出现在随机数产生器的输出(此状态被表示于图一)，或取样状态，其显示装置16的开关是闭合的，因此输出讯号出现在随机数产生器的输出。
本发明随机数产生器也包括一控制振荡器18，其于振荡器之输出提供一交流讯号，控制振荡器之交流讯号的频率不固定的耦合至噪声讯号的频率。理想状态是交流讯号与噪声讯号互相独立。
图一所示之随机数产生器更包括一致能装置20，其亦被称为一致能逻辑。
致能装置20包括一第一输入20a，一第二输入20b以及一输出20c。
如图一所示，控制振荡器18的输出连接至第二输入20b。
致能逻辑20的第一输入20a可以被直接连接至噪声产生装置10，如图一的虚线所示，或连接至分频器22，如同图一的实线所示。
如果致能逻辑20的第一输入20a直接连接到VCO的输出，致能逻辑经由其第一输入在噪声产生装置的输出端获得噪声。然而，如果分频器22被连接至噪声产生装置与致能逻辑之第一输入20a之间，致能逻辑不会经由其第一输入直接获得噪声讯号，但是获得从噪声讯号导出之讯号。
应指出的是，典型的分频器的输出讯号与输入讯号同步，但具也相对较低的频率。分频器的输出讯号因此依据分频器的输入讯号而定，很明显地，分频器的输入讯号的频率系依据进入分频器之输入讯号的频率而定。
参照图二，本发明之随机数产生器之功能将描述如下。
在第一线，图二表示噪声讯号的例示图。如同从图二所见，此噪声讯号可以是一串”1”或”0”的数字值。应注意的是噪声讯号不需要是数字噪声讯号，但可以是模拟噪声讯号，该模拟噪声讯号之振幅在一最大正值与一最小负值之间变化并具有变化的频率。
分频器22的输出讯号(图一)被画在第二线32。第三线表示控制振荡器18(图一)之输出讯号，而致能逻辑20(图一)之输出讯号被画在最后的线36。
一开始，致能逻辑的输出讯号在数值0的位置，这表示取样装置是位于闲置状态，亦即，没有讯号呈现在随机数产生器的输出。此情况持续维持直到分频器的输出讯号在时间t1执行从”0”至”1”的转态。即使是那时，致能逻辑的输出维持在”0”此情况持续维持，直到控制振荡器之输出讯号在时间t2显示从逻辑”0”至逻辑”1”。因此，在第一输入20a的讯号，亦即分频器的输出，在时间t1显示第一触发状态。在跟随时间t1的时间t2，在致能逻辑20的第二控制输入讯号也达到其触发状态。然后，致能逻辑20c之输出讯号系处于高状态，这导致取样装置进行至其取样状态的事实，因此一个”0”在图二所示之随机数产生器之输出被输出，如同图二的样本40所示。在图二所示之例中，此随机数产生器因此在其输出输出一个”0”。在一个短暂的取样周期后，其由图二的T表示，取样装置16(图一)回到其闲置状态，亦即开关再次为开状态，且随机数产生器再次准备好输出一新的样本。再次，这将只有在分频器的输出讯号一开始展现一正边缘且如果控制振荡器之输出讯号也展示一正边缘时才发生。假设控制振荡器的频率低于分频器的输出讯号的频率，很明显地表示随机数产生器于分频器处于逻辑高状态时输出一样本。这转而表示输出样本的平均频率等于分频器之输出讯号的频率，该频率，如同已讨论的情况，是从噪声讯号的频率所导出的。从图二可以明显看出，依据控制振荡器之频率选择，此样本可以立即于分频器之输出讯号之上升边缘出现，或是立即于分频器之输出讯号之下降边缘出现。
样本的实时相位，亦即，关于分频器输出讯号之噪声产生器之输出讯号的相位，且因此也与噪声讯号本身相关的相位，由控制振荡器决定。
应该指出的是，在图二，分频器的除法比例1∶5已藉由范例而被假设，控制振荡器的频率很明显地大于分频器输出讯号的频率。这表示随机数产生器的输出样本仅在分频器的输出讯号的一周期内产生，该周期的最大值等于控制振荡器之输出讯号之周期期间。于此例中，控制振荡器之输出讯号的上升边缘将立即在分频器之输出讯号之上升边缘之前发生。于此情况中，输出样本的产生与同控制振荡器之输出讯号之下一个上升边缘一样晚。
依据噪声讯号之频率而定，任何除法频率可被设定，1∶100的除法比例，在所示之较佳实施例中的选择。为了能够使用尽可能与分频器之输出讯号一样大的相位范围，最好是设定控制振荡器之输出讯号的频率至一个数值，其高于分频器之输出讯号之频率数个百分比。
虽然在前文描述第一触发状态以及第二触发状态为相关讯号的每一上升边缘，这也是可能的，例如，使用一讯号之下降边缘或一上升边缘，以及另一讯号的降边缘。如果此电路在模拟模式中操作，一个确定的，正的或负的电压值或一个确定的做为时间函数之电压的导数(derivation)也可取代下降边缘或上升边缘做为触发状态。这不会导致一般运作模式中的改变，任何所产生的效应仅关于致能逻辑的特定设计，其可为，例如，一正反器设备，比较器及/或逻辑闸。
因此，依据本发明，一噪声产生器被使用，其最好包括一被取样之可控制振荡器。然而，取样的频率不是由控制振荡器所建立，而是最好在振荡器之输出端由具有固定除法因素(dividing factor)之分频器从噪声讯号导出。或者是，此分频器可以省略，因此噪声讯号立即被用以「武装(arming)」致能逻辑。
因此，来自分频器的讯号不直接触发取样程序。一旦分频器已经致能或「武装」该取样程序，该取样被控制振荡器的下一个边缘触发，其频率与噪声产生器无关。因此，影响取样的频率与噪声讯号产生装置之频率无关。它仅是关于噪声讯号之周期期间之输出样本之序列的相位位置，与噪声讯号产生装置之输出的交流讯号的频率无关。
参考标号表10 噪声讯号产生器12 噪声源14 控振荡器16 取样装置18 控制振荡器20 致能装置20a 致能装置的第一控制输入20b 致能装置的第二输出20c 致能装置的输出22 分频器30 噪声讯号32 分频器的输出讯号34 控制振荡器的输出讯号36 致能逻辑的输出讯号40 样本300 模拟振荡器400 数字VCO500 逻辑电路600 时脉振荡器700 CPU800 取样装置
权利要求
1.一种随机数产生器，包括一噪声讯号产生装置(10)，用以提供一噪声讯号；一取样电路(16)连接于该噪声讯号产生装置之一输出与该随机数产生器之一输出之间，该噪声讯号于该取样装置(16)处于一取样状态时被取样，且该噪声讯号于该取样装置(16)处于一闲置状态时不被取样；一控制振荡器(18)，用以在一控制振荡器输出提供一交流讯号，该控制振荡器之交流讯号的频率不固定地耦合至该噪声讯号的频率；一致能装置(20)具有一第一控制输入(20a)以及一第二控制输入(20b)以及一输出(20c)，该第一控制输入(20a)被设计为接收该噪声讯号或从该噪声讯号导出之讯号；第该二控制输入(20b)被设计为接收该振荡器输出讯号或从其导出之讯号；于该致能装置(20)之该输出(20c)产生一输出讯号，藉由该输出讯号，该取样装置(16)从该闲置状态被切换到该取样状态，以及该致能装置(20)被设计为产生该输出讯号，当在该第一控制输入(20a)之讯号展示一第一触发状态时，以及当后续，该第二控制输入(20b)之讯号展示一第二触发状态时。
2.如申请专利范围第1项之随机数产生器，其中该致能装置(20)被设计为在一取样周期之后独立地产生一输出讯号，藉由该输出讯号让该取样装置(16)进入该闲置状态，或其中该致能装置(20)被设计为在一预定取样周期之后独立回到该闲置状态。
3.如申请专利范围第1或2项之随机数产生器，其中该致能装置(20)被设计为于该第一控制输入(20a)之讯号之上升边缘形式中响应该第一触发状态，以及于该第二控制输入(20b)之讯号之上升边缘形式中响应该第二触发状态。
4.如前述申请专利范围任一项之随机数产生器，更包括以下一分频器(22)包括一输入及一输出，该分频器(22)之输入耦合至该噪声讯号产生装置(10)之输出，以及该分频器之输出耦合至该第一控制输入(20a)以便提供从该噪声讯号导出之讯号至该致能装置(20)；从该噪声讯号导出之讯号具有一频率，其依据该分频器(22)之除法比例，对应该噪声讯号之频率的分数(fraction)。
5.如申请专利范围第4项之随机数产生器，其中该分频器(22)之除法比例范围从1∶50到1∶150。
6.如申请专利范围第4或5项之随机数产生器，其中在该控制振荡器输出之交流讯号频率的级数是位于从该噪声讯号导出之讯号的频率的大小。
7.如前述申请专利范围任一项之随机数产生器，其中该噪声讯号产生装置(10)包括以下一噪声源(12)具有提供一噪声波形之输出；以及一可控制振荡器(14)具有一控制输入以及一讯号输出，该噪声源(12)之输出连接至该可控制振荡器(14)之该控制输入。
8.如申请专利范围第4项之随机数产生器，其中该分频器(22)包括一数字计数器。
9.如前述申请专利范围任一项之随机数产生器，其中该噪声讯号产生装置(10)供应一数字噪声讯号。
10.如前述申请专利范围任一项之随机数产生器，其中该噪声讯号或来自该噪声讯号之讯号包括一最高频及一最低频率；以及其中该控制振荡器(18)之交流讯号频率大于该噪声讯号或是从该噪声讯号导出之讯号的最低频率。
11.一种产生随机数之方法，包括以下步骤提供(10)一噪声讯号；当出现一取样状态时对该噪声讯号取样，以及当出现一闲置状态时，不对该噪声讯号取样；提供(18)一控制交流讯号，该控制交流讯号之频率不固定地耦合至该噪声讯号之频率；当噪声讯号或从该噪声讯号导出之讯号位于一第一触发状态时以及当接着该控制交流讯号显示一第二触发状态时，发出一取样状态讯号。
12.一种具有如申请专利范围1-10项任一项之随机数产生器之智能卡。
全文摘要
一种随机数产生器包括一噪声讯号产生装置(10)用以提供一噪声讯号，一取样电路(16)连接于该噪声讯号产生装置之一输出与该随机数产生器之一输出之间，并于该取样装置(16)处于一取样状态时对该该噪声讯号取样，以及于该取样装置(16)处于一闲置状态时，不对该噪声讯号取样。该随机数产生器更包括一控制振荡器(18)用以提供一控制交流讯号，该控制振荡器之控制交流讯号的频率不固定地耦合至该噪声讯号的频率。该随机数产生器更包括一致能装置(20)，当该噪声讯号或是从该噪声讯号导出之讯号位于一第一触发状态时以及当后续，该控制振荡器之控制交流讯号位于一第二触发状态时，将该取样装置设置于该取样状态。这确保随机数产生器之输出样本的频率系依据噪声讯号的频率而定，而相位位置系由控制振荡器之频率决定。因此，输出样本的频率可以使用噪声讯号产生装置之频率设定功能在简单的方式中被设定，并调整至现存之要求。
文档编号G06F7/58GK1483159SQ02803380
公开日2004年3月17日 申请日期2002年1月24日 优先权日2001年1月24日
发明者M·迪奇特, M 迪奇特 申请人:因芬尼昂技术股份公司