专利名称：嵌入式星载计算机故障注入系统及其注入方法
技术领域：
本发明主要应用于对嵌入式星载计算机的软件容错机制评测，适用于带有边界扫 描接口、FPGA芯片的嵌入式星载计算机。
背景技术：
随着我国空间探测事业的发展，人们对星载系统可靠性的要求越来越高。在NASA 1996年的统计中，单粒子效应所导致的卫星故障占据空间辐射效应故障总数的80%。容错 技术是提高星载计算机系统可靠性的重要方法，为保证容错设计的正确性和容错机制的效 率，需要采用辅助的技术对容错系统进行验证。容错验证主要有三种方法分析模型法、现 场错误数据分析法和故障注入方法。与前两种方法相比，故障注入技术方法不需要精确的 系统参数，不需要长时间地等待数据采集，具有方便、快捷、实时等优点。故障注入技术是评 测星载计算机容错机制的一种有效方法。通过对注入故障后加速系统发生故障和失效的过 程进行监测和分析，可获得对目标系统可靠性和容错特性的评测结果。边界扫描测试技术是随着大规模、超大规模集成电路的迅速发展，在面对复杂电 路的设计、整版测试的难度及表面的贴装技术带来的有限测试引脚等问题下，为了提高电 路和系统的可测试性，联合测试行动小组(JTAG)于1987年提出了一种新的电路板测试方 法——边界扫描测试，并于1990年被IEEE(国际标准组织)接纳，形成了 IEEE1149. 1标 准，也称为JTAG标准。这种技术以全新的“虚拟探针”代替传统的“物理探针”来提高电路 和系统的可测性。它的基本原理就是通过在器件的输入输出引脚与内部逻辑电路之间增加 边界扫描单元(BSC)，实现对芯片管脚状态的实时监测和控制。JTAG标准定义了一个5线 的串行总线，通过这5条测试线就可访问边界扫描寄存器单元，可以达到测试芯片内核与 外围电路的目的。支持JTAG标准的IC芯片的边界扫描结构由边界扫描寄存器(BSR)、测试 访问端口(TAP)、访问端口 TAP控制器、指令寄存器(IR)、旁路寄存器和一些辅助寄存器等 组成。TAP是与5线串行测试线相连接的测试访问端口，JTAG标准定义的所有操作都由这 5条测试线来控制。这5条测试线分别是时钟输入线(TCK)，模式选择输入线(TMS)，数据 输入线(TDI)，数据输出线(TDO)，还有可选的复位输入线(TRST)。执行该器件指定的JTAG 标准指令就可以提供独立于器件内部功能逻辑的观察引脚输入和控制引脚输出的功能。目前，实现故障注入的方法有硬件故障注入、软件故障注入和仿真故障注入3种。 仿真故障注入是通过利用某种标准硬件描述语言(如常用的VHDL)为测试系统建立硬件仿 真模型，然后在模型内部插入故障注入单元实现故障的注入。其优点是不需要任何特殊的 硬件，对注入的故障可以精确地监控，不足是开发工作量大，需要建立详细的仿真模型。典 型的基于模拟的故障注入工具有VER IFY，MEFIS2T0-C等。软件故障注入根据一定的故障 模型，通过修改目标系统内存单元或处理器内部的寄存器值来模拟硬件故障的发生。其主 要优点是无需复杂的实验装置，实现成本低、可在编译阶段和程序运行时注入故障等。主 要不足是对目标程序的运行时间、占用空间等造成影响。硬件故障注入是以物理手段直接 将故障注入到目标系统的硬件中，通过附加硬件对目标系统的作用，使目标系统的正常硬件环境受到影响，从而产生故障。目前硬件实现的故障注入的研究大多集中于芯片管脚级， 采用向管脚级施加电压、重粒子辐射或电磁干扰等手段将故障引入目标系统。该方法的主 要优点是注入的故障接近实际情况，能够较好地模拟实际的硬件故障，实验过程中无需专 门开发故障注入模型。其主要不足是实验装置复杂、费用高，对目标系统硬件容易造成损伤 等。硬件实现的故障注入方法虽然存在一定的不足，但是相对于空间星载计算机可靠性的 重要性，硬件故障注入仍然是对星载计算机容错系统进行验证的必要手段。
发明内容
本发明用于解决嵌入式星载计算机的可靠性评测，提供一种简单的、可行的故障
注入装置。本发明的目的在于克服上述现有技术的缺点，提供一种嵌入式星载计算机故障注 入系统，包括DSP处理器、RAM、FLASH、JTAG控制器、1个或多个FPGA (其中一个为故障注入 FPGA)以及接口电路，所述DSP处理器和故障注入FPGA都带有边界扫描单元，并且故障注 入FPGA芯片的TCK、TMS信号端和DSP处理器的TCK、TMS信号端对应并联且对外引出，而将 DSP处理器和故障注入FPGA芯片分前后两级器件连接(前级器件的TDO和后级器件的TDI 信号端互联，前级器件的TDI和后级器件的TDO直接对外引出)，组成菊花链；所述边界扫 描单元设置在数字电路芯片管脚和芯片内部逻辑之间，实现对芯片管脚状态的串行设定和 读取。地面测试计算机通过并口电缆连接到一个JTAG控制器上，JTAG控制器上的TCK、 TDI、TMS、TD0四根测试线连接星载计算机模块上的JTAG接口，地面测试上运行故障注入软 件通过这四根测试线连接星载计算机模块上的JTAG接口，JTAG接口控制星载计算机模块 内部芯片的边界扫描链路，实现发送命令函数和数据，给星载计算机模块注入单粒子翻转 的硬件故障，观测星载计算机对故障的容错能力。星载计算机构成嵌入式星载计算机模块由DSP(数字信号处理)处理器、RAM(随机存储器)、 FLASH(非易失存储器)、1个或多个FPGA以及接口电路组成。其中DSP、RAM和FLASH构成 星载计算机的最小系统，主要完成任务调度、参数结算、多数据处理等功能，而在FPGA内则 完成总线控制和数字逻辑实现等功能。最小系统与FPGA通过数据总线、地址总线和控制总 线相连。FPGA则通过控制信号与接口电路相连。其系统结构图如图1所示。由于设计中选 用的处理器和FPGA都带有边界扫描功能，为了实现故障注入功能，我们将带有边界扫描结 构的处理器、FPGA芯片的TCK、TMS信号端并联，而将前级器件的TDO和后级器件的TDI信 号端串联，组成菊花链，如图2所示。在嵌入式星载计算机可靠性评测的过程中，需要模拟空间单粒子对嵌入式星载计 算机可靠性的影响，注入故障观测嵌入式星载计算机的容错特性。本发明利用JTAG边界 扫描链控制FPGA管脚的高低电平来影响相关信号，达到故障注入的目的，并且将嵌入式星 载计算机模块内超过90%的总线信号、控制信号和状态信号引入了 FPGA中，所以可以通过 FPGA的扫描链路对嵌入式星载计算机模块内的信号进行故障注入。针对此类的嵌入式星载 计算机模块本发明的技术解决方案是，利用边界扫描链路直接或间接影响芯片各信号，从 而实现嵌入式星载计算机各种故障的注入，利用边界扫描链路实现对嵌入式星载计算机内部信号的故障影响。故障注入设备构成嵌入式星载计算机故障注入系统由通用地面故障测试计算机、故障测试软件、美 国赛灵思公司制造的并口 JTAG控制器组成，所评测对象为嵌入式星载计算机模块。图3为嵌入式星载计算机模块故障注入装置示意图。地面故障测试计算机通过并 口电缆连接到一个美国赛灵思公司制造的JTAG控制器上，JTAG控制器上的TCK、TDI、TMS、 TDO四根故障测试线连接嵌入式星载计算机模块上的JTAG接口。故障注入原理本次设计的故障注入设备，是利用了边界扫描技术来实现。边界扫描机制的主要 思想是通过在数字电路芯片管脚和芯片内部逻辑之间，即芯片的边界上增加边界扫描单 元，实现对芯片管脚状态的串行设定和读取。移位寄存器和锁存器的边界扫描单元串联起 来，构成一个可以串行移位的边界扫描链。这个链在TAP(Test Access Port，测试存取口) 控制器的控制之下，完成一系列的动作，如图4所示。带有边界扫描结构的芯片其每一个IO管脚都有一个边界扫描寄存器，在芯片内 部这些边界扫描寄存器串行链接，其状态是由TAP控制器控制的，TAP控制器标准接口信号 有TMS、TCK、TDI和TDO。TAP控制器内部的工作流程是由16位状态机控制的，状态的迁移 是在TCK的下降沿采样TMS的电平完成。通过状态机所处的状态，将TDI的数据串行移入 边界扫描寄存器中，由此可以对各IO 口进行设置和读取。本发明和现有技术相比有益效果为(1)传统的硬件实现的故障注入的研究大多集中于芯片管脚级，采用向管脚级施 加电压、重粒子辐射或电磁干扰等手段将故障引入目标系统。这样一套试验装置需要大量 高端科技产品装置，同时采购这些装置需要昂贵的费用。相比传统的硬件实现的故障注入 手段，本发明装置简单，仅需要一个美国赛灵思公司制造的并口 JTAG控制器、一般的地面 计算机系统及相应的软件。通过四通道控制总线完成对嵌入式星载计算机内部FPGA芯片 管脚的电平控制，达到影响相应信号的目的，对嵌入式星载计算机造成故障。(2)取代传统、昂贵的重粒子辐射装置、电磁装置等故障注入设备，解决嵌入式星 载计算机的可靠性及容错性评测。同时本装置投入的成本仅为传统仪器很小的一部分，简 化了故障注入的准备过程，在开发阶段可供程序方便的注入各种单粒子故障，节省评测时 间，降低评测成本，缩短高可靠嵌入式星载计算机的面世时间。(3)取代传统以物理手段直接将故障注入到目标系统的硬件中，使目标系统的正 常硬件环境受到影响，从而产生故障，同时对目标系统的硬件容易造成损伤。本装置是一种 在嵌入式星载计算机中即时注入故障的装置，无需外接专用仪器，直接在器件内部控制影 响信号电平，可使嵌入式星载计算机在实际的工作条件下进行可靠性评测。同时故障注入 后可以随时恢复，不会对目标系统造成硬件损伤。(4)本装置连接简单，不受外界物理环境的限制，在PC上通过软件设置触发条件， 可以灵活选取需控制影响的管脚及信号，通过选择影响内部多个信号，具有较大的故障覆 盖率，从而更全面的验证嵌入式星载计算机的可靠性及容错性能。
图1为本发明的嵌入式星载计算机系统原理框图；图2为本发明的JTAG互连原理图；图3为本发明的嵌入式星载计算机故障注入系统装置示意图；图4为本发明的边界扫描结构示意图。
具体实施例方式下面结合附图对本发明做进一步详细描述参见图1-4，本发明的关键点是通过四通道控制总线完成对嵌入式星载计算机内 部FPGA芯片管脚的电平控制，达到影响相应信号的目的，对嵌入式星载计算机造成故障， 进而验证嵌入式星载计算机的可靠性及容错性能。1.故障注入设备硬件连接地面测试计算机通过并口电缆连接到一个美国赛灵思公司制造的JTAG控制器 上，JTAG控制器上的TCK、TDI、TMS、TD0四根测试线连接星载计算机模块上的JTAG接口，地 面测试上运行故障注入软件通过这四根测试线连接星载计算机模块上的JTAG 口，其控制 星载计算机模块内部芯片的边界扫描链路，可实现发送命令函数和数据，给星载计算机模 块注入单粒子翻转的硬件故障。观测星载计算机对故障的容错能力。2.故障注入软件实现根据TAP控制器状态机工作流程，将故障注入流程设计为以下五个函数的组合， 故障注入软件在调用这五个函数块基础上完成指定的故障注入功能。①进指令状态函数无论控制器处于任何状态，TMS置(1111101100)后处于进指令数据状态。②进指令函数从TDI给控制器送指令数据，发送完成后TMS置11，指令生效。③进数据状态函数无论控制器处于任何状态，TMS置(111110100)后处于BS数据移位状态④进数据函数从TDI给控制器移入预先设置管脚对应的BS单元值数据，将第N个BS值串行移 入，发送完成后TMS置11，数据生效，控制FPGA对应管脚的高低电平。用以上函数生成相应的二进制串行码流，通过驱动函数读取串行码来实现JTAG 接口在TCK时钟信号下TMS、TDI、TD0端口的信号时序。在TCK的上升沿，TMS端口置数时， TDI保持低电平。在TCK的上升沿，通过TDI端口发送数据时，TMS端口保持低电平。在TCK 的下降沿，通过TDO端口接收数据时，TMS端口保持低电平。设置某管脚高低电平的流程如下①运行进指令状态函数，使TAP控制器处于指令移位状态②运行进指令函数，串行移入EXTEST (外测试)指令③运行进数据状态函数，使TAP控制器处于数据移位状态运行进数据函数，预先设置管脚对应的BS单元值，将第N个BS值串行移入，完成 后生效，控制BS对应管脚的高低电平。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定 本发明的具体实施方式
仅限于此，对于本发明所属技术领域的普通技术人员来说，在不脱 离本发明构思的前提下，还可以做出若干简单的推演或替换，都应当视为属于本发明由所 提交的权利要求书确定专利保护范围。
权利要求
1.嵌入式星载计算机故障注入系统，包括DSP处理器、RAM、FLASH、1个或多个FPGA以 及接口电路，多个FPGA其中一个为故障注入FPGA ；其特征在于所述DSP处理器和故障注 入FPGA都带有边界扫描单元，DSP处理器和故障注入FPGA芯片的TCK、TMS信号端并联，而 将前级器件的TDO和后级器件的TDI信号端串联，组成菊花链；所述边界扫描单元设置在数 字电路芯片管脚和芯片内部逻辑之间，实现对芯片管脚状态的串行设定和读取。
2.如权利要求1所述嵌入式星载计算机故障注入系统，其特征在于所述DSP处理器 和故障注入FPGA都带有边界扫描单元，并且故障注入FPGA芯片的TCK、TMS信号端和DSP 处理器的TCK、TMS信号端对应并联且对外引出，而将DSP处理器和故障注入FPGA芯片分前 后两级器件连接，组成菊花链；所述边界扫描单元设置在数字电路芯片管脚和芯片内部逻 辑之间，实现对芯片管脚状态的串行设定和读取；另外嵌入式星载计算机故障注入系统的 所有可能故障的信号全部接到故障注入FPGA的管脚上，通过故障注入FPGA对所有可能的 故障进行注入。
3.基于权利要求2所述嵌入式星载计算机故障注入系统故障注入方法，其特征在于 所述将DSP处理器和故障注入FPGA芯片分前后两级器件连接是指前级器件的TDO和后级 器件的TDI信号端互联，前级器件的TDI和后级器件的TDO直接对外引出。
4.基于权利要求1所述嵌入式星载计算机故障注入系统故障注入方法，其特征在于 地面测试计算机通过并口电缆连接到一个JTAG控制器上，JTAG控制器上的TCK、TDI、TMS、 TDO四根测试线连接星载计算机模块上的JTAG接口，地面测试上运行故障注入软件通过这 四根测试线连接星载计算机模块上的JTAG接口，JTAG接口控制星载计算机模块内部芯片 的边界扫描链路，实现发送命令函数和数据，给星载计算机模块注入单粒子翻转的硬件故 障，观测星载计算机对故障的容错能力。
全文摘要
本发明公开了一种嵌入式星载计算机故障注入系统及其注入方法，主要用于嵌入式星载计算机操作系统的软件评测。该嵌入式星载计算机故障注入系统，包括DSP处理器、RAM、FLASH、JTAG控制器、1个或多个FPGA(其中一个为故障注入FPGA)以及接口电路，所述DSP处理器和故障注入FPGA都带有边界扫描单元，芯片的TCK、TMS信号端并联，将前级器件的TDO和后级器件的TDI信号端串联，组成菊花链。本发明装置简单，可节省评测时间，降低评测成本；无需外接专用仪器，直接在计算机内部控制信号电平；可以灵活选取需控制影响的信号，具有较大的故障覆盖率，从而更全面的验证嵌入式星载计算机的可靠性及容错性能。
文档编号G06F11/00GK102135920SQ201110009648
公开日2011年7月27日 申请日期2011年1月17日 优先权日2011年1月17日
发明者沙李鹏, 潘海燕, 王挥, 邓小刚 申请人:中国航天科技集团公司第九研究院第七七一研究所