专利名称：嵌入式计算机总线装置的制作方法
技术领域：
本实用新型涉及计算机总线。
背景技术：
任何一个微处理器都要与一定数量的部件和外围设备连接，但如果将各部件和每一种外围设备都分别用一组线路与CPU直接连接，那么连线将会错综复杂，甚至难以实现。为了简化硬件电路设计、简化系统结构，常用一组线路，配置以适当的接口电路，与各部件和外围设备连接，这组共用的连接线路被称为总线。采用总线结构便于部件和设备的扩充，尤其制定了统一的总线标准则容易使不同设备间实现互连。
微机中总线一般有内部总线、系统总线和外部总线。内部总线是微机内部各外围芯片与处理器之间的总线，用于芯片一级的互连；而系统总线是微机中各插件板与系统板之间的总线，用于插件板一级的互连；外部总线则是微机和外部设备之间的总线，微机作为一种设备，通过该总线和其他设备进行信息与数据交换，它用于设备一级的互连。
另外，从广义上说，计算机通信方式可以分为并行通信和串行通信，相应的通信总线被称为并行总线和串行总线。并行通信速度快、实时性好，但由于占用的信号线数量较多，不适于小型化产品；而串行通信速率虽低，但在数据通信吞吐量不是很大的微处理电路中则显得更加简易、方便、灵活。串行通信一般可分为异步模式和同步模式。
发明内容
本实用新型的目的是提供一种兼容嵌入式PC标准模块——PC/104模块并沿用了PC/104的命名方法的嵌入式计算机总线装置。
实现上述的目的结构设计方案是这样的1、嵌入式计算机总线装置，包括电源供电芯片、时钟驱动芯片和通用计算机的所有接口，其特征在于嵌入式中央处理器CPU通过读取基本输入输出系统BIOS芯片中的初始化程序进行启动；在系统时钟指引下，中央处理器CPU通过与内存SDRAM芯片和闪存FLASH存储器的数据交换，实现系统和用户程序的运行；中央处理器CPU内部含有外围组件互连PCI、集成设备电路IDE和低数引脚连接LPC三种总线控制器并提供了与之相对应的三种总线接口；同时，中央处理器CPU还通过其内置的相应功能模块提供了串口、并口、通用输入输出GPIO接口；VIP视频接口、LCD接口；IDE集成设备电路总线接口、VGA视频图形适配器接口、PS/2标准的鼠标及键盘接口、网络接口、USB通用串行总线接口；AC’97音频接口、ISA总线接口和PCI总线接口；其中利用桥接芯片W83626提供扩展的工业标准结构(ISA)总线接口，利用I/0接口芯片W83697提供扩展的并口和串口，并利用网络接口芯片RTL8100提供以太网接口；所有外围接口信号均通过5个60针专用插座引出。
2、根据上述1所述的嵌入式计算机总线装置，其特征在于所述的嵌入式中央处理器CPU为Sis55x模块。
3、根据上述1所述的嵌入式计算机总线装置，其特征在于所述的基本输入输出系统BIOS芯片为W29C020型。
4、根据上述1所述的嵌入式计算机总线装置，其特征在于所述的内存SDRAM芯片为K4S561632D型。
5、根据上述1所述的嵌入式计算机总线装置，其特征在于所述的闪存FLASH存储器为K9K1G08U0A型。
本实用新型的有益技术效果是完全兼容嵌入式PC标准模块-PC/104模块并沿用了PC/104的命名方法；另一优点是功能强大，接口齐全，并可由用户自由裁减；再一特点是连接形式简洁，且连接牢靠。
图1为接口与总线分布图。
图2为本实用新型结构示意图。
具体实施方式
以下结合附图，通过实施例对本实用新型作进一步地说明。
实施例1嵌入式计算机总线装置，包括电源供电芯片、时钟驱动芯片、通用计算机的所有接口和对外接口；对外接口由5个60针插座构成，包含有ISA及PCI总线、增强型IDE接口、VGA及LCD接口、RS232串口(标准，2个)、TTL串口(3线，2个)、双向并口、USB接口(2个)、PS2接口、以太网接口、GPIO接口(8个)、LPC接口、AC’97接口、视频输入端口VIP(可用作视频采集)。其在板上的分布如图1所示，其中三角形标注的地方为接插件的1号引脚。
图1中本实用新型的五个标准接口插座XS1、XS2、XS3、XS4、XS5的功能说明如下XS1串口、GPIO(通用输入输出)、并口；XS2VIP接口(视频信号输入)、LCD接口；XS3IDE总线、VGA接口、鼠标键盘接口、网络接口、USB接口；XS4ISA总线；XS5PCI总线；具体结构方案见图2，嵌入式中央处理器CPU通过读取基本输入输出系统BIOS芯片中的初始化程序进行启动；在系统时钟指引下，中央处理器CPU通过与内存SDRAM芯片和闪存FLASH存储器的数据交换，实现系统和用户程序的运行；中央处理器CPU内部含有外围组件互连PCI、集成设备电路IDE和低数引脚连接LPC三种总线控制器并提供了与之相对应的三种总线接口；同时，中央处理器CPU还通过其内置的相应功能模块提供了串口、并口、通用输入输出GPIO接口；VIP视频接口、LCD接口；IDE集成设备电路总线接口、VGA视频图形适配器接口、PS/2标准的鼠标及键盘接口、网络接口、USB通用串行总线接口；AC’97音频接口、ISA总线接口和PCI总线接口。
其中利用桥接芯片W83626提供扩展的工业标准结构ISA总线接口，利用I/0接口芯片W83697提供扩展的并口(打印口)和串口(UART)，并利用网络接口芯片RTL8100提供以太网接口；所有外围接口信号均通过5个60针专用插座引出。
上述的嵌入式中央处理器CPU为Sis55x模块。上述的基本输入输出系统BIOS芯片为W29C020型。
实施例2所作内存SDRAM芯片为K4S561632D型，所用闪存FLASH存储器为K9K1G08U0A型。
其它同实施例1。
权利要求1.嵌入式计算机总线装置，包括电源供电芯片、时钟驱动芯片和通用计算机的所有接口，其特征在于嵌入式中央处理器CPU通过读取基本输入输出系统BIOS芯片中的初始化程序进行启动；在系统时钟指引下，中央处理器CPU通过与内存SDRAM芯片和闪存FLASH存储器的数据交换，实现系统和用户程序的运行；中央处理器CPU内部含有外围组件互连PCI、集成设备电路IDE和低数引脚连接LPC三种总线控制器并提供了与之相对应的三种总线接口；同时，中央处理器CPU还通过其内置的相应功能模块提供了串口、并口、通用输入输出GPIO接口；VIP视频接口、LCD接口；IDE集成设备电路总线接口、VGA视频图形适配器接口、PS/2标准的鼠标及键盘接口、网络接口、USB通用串行总线接口；AC’97音频接口、ISA总线接口和PCI总线接口；其中利用桥接芯片W83626提供扩展的工业标准结构ISA总线接口，利用I/O接口芯片W83697提供扩展的并口和串口，并利用网络接口芯片RTL8100提供以太网接口；所有外围接口信号均通过5个60针专用插座引出。
2.根据权利要求1所述的嵌入式计算机总线装置，其特征在于所述的嵌入式中央处理器CPU为Sis55x模块。
3.根据权利要求1所述的嵌入式计算机总线装置，其特征在于所述的基本输入输出系统BIOS芯片为W29C020型。
4.根据权利要求1所述的嵌入式计算机总线装置，其特征在于所述的内存SDRAM芯片为K4S561632D型。
5.根据权利要求1所述的嵌入式计算机总线装置，其特征在于所述的闪存FLASH存储器为K9K1G08U0A型。
专利摘要本实用新型涉及计算机总线。所要解决的问题是提供一种兼容嵌入式PC标准模块－PC/104模块并沿用了PC/104的命名方法的嵌入式计算机总线装置。特点是通过其内置的相应功能模块提供了串口、并口、GPIO接口；VIP视频接口、LCD接口；IDE接口、VGA接口、PS/2标准的鼠标及键盘接口、网络接口、USB接口；AC’97音频接口、ISA总线接口和PCI总线接口。本实用新型的优点是功能强大，接口齐全，并可由用户自由裁减；再一特点是连接形式简洁，且连接牢靠。
文档编号G06F13/40GK2849837SQ200520077840
公开日2006年12月20日 申请日期2005年11月11日 优先权日2005年11月11日
发明者莫家贵, 穆斌, 唐燕杰, 陈一新 申请人:中国电子科技集团公司第三十八研究所