专利名称：基于cf接口技术的神经诱发电位检测仪的制作方法
技术领域：
本实用新型涉及一种医疗器械，尤其是一种医疗检测仪，具体地说是一种基于CF接口技术的神经诱发电位检测仪。
背景技术：
目前，对于神经性，尤其是脑部神经组织病变可通过具有一定强度、频率的电信号对不同功能的神经元细胞进行刺激以达到治疗的目的，有关诊疗方法、相关仪器及其工作原理可参见中国专利ZL03220085.4。
在现代医学基础和临床应用研究以及临床诊断治疗活动中常需要对诱发电位进行测试。通过诱发电位的测试，可以获取人体潜在的生理信息，在对这些信息的处理、分析基础上，不仅可以总结发现人体存在的一些客观运行规律，揭示生命运动的奥秘，而且还可以发现疾病和观察疾病的发生、发展以及转归的过程，以便对症、适时施治，达到最佳的治疗效果，更好地解除患者的病痛。
诱发电位的测试系统通常包括诱发信号发生和诱发电位采集两部分，诱发信号发生部分可以根据需要产生相应的诱发电信号，这个电信号再通过电极或各种换能器作用于人体，使人体产生诱发电位；诱发电位采集部分则将电极或各种传感器输入的信号进行必要的调理并显示、存贮起来，或进一步将信号数字化并将数字化的信号进一步处理。
早期的诱发电位测试系统结构比较简单，仅有序列脉冲发生器作为诱发信号发生部分和模拟示波器作为诱发电位显示部分，信号的记录和分析要使用坐标纸手工描绘或用照相机拍照等手段；随着电子技术的进步，诱发电位测试系统的诱发信号发生器和诱发电位记录装置有了较大的改进，用多种函数信号发生器取代了序列脉冲发生器，模拟信号记录仪被用来记录诱发电位信号。20世纪90年代末，微型计算机技术在诸多领域得到应用。在微型计算机技术的推动下，诱发电位测试系统的诱发信号发生器被设计成基于DDS技术的信号发生器，而诱发电位的观察记录部分则被全数字化，诱发电位信号不仅能够方便地观察和以数字方式存贮，而且可以进行各种分析处理。
但现有的诱发电位测试系统的体积过于庞大，在许多应用场合对其小型化和便携性能提出了较高的要求，比如手术室、动物实验操作间和某些疾病的大范围的筛查等。为满足基础生理研究、疾病诊疗和筛查等实际应用的要求，急需一种基于PDA等移动计算平台和CF接口技术的诱发电位测试系统。
发明内容
本实用新型的目的是设计一种体积小、携带方便的基于CF接口技术的神经诱发电位检测仪。
本实用新型的技术方案是一种基于CF接口技术的神经诱发电位检测仪，包括掌上电脑(该掌上电脑中安装有相关的程序)、CF卡，CF卡与掌上电脑活动插接相连，其特征是CF卡由CF接口和控制部分1、DDS信号发生器部分2、诱发信号调理和功率放大部分3、诱发电位信号预处理和调理部分4、模数转换和数字信号处理部分5及电源管理部分6组成，DDS信号发生器部分2的输入通过CF接口和控制部分1与掌上电脑的输出相连，DDS信号发生器部分2的输出接诱发信号调理和功率放大部分3的输入，诱发信号调理和功率放大部分3的输出与电极或换能器相连，诱发电位信号预处理和调理部分4的输入接电极或传感器，其输出接模数转换和数字信号处理部分5，模数转换和数字信号处理部分5的输出通过CF接口和控制部分1与掌上电脑相连；电源管理部分6分别为各部分提供工作用电压。
所述的CF接口和控制部分1、DDS信号发生器部分2、模数转换和数字信号处理部分5的接口及电源管理部分6集成在FPGA芯片上。
本实用新型的有益效果首次在医疗器械中引进了基于CF接口技术的虚拟式设备的概念，携带、使用十分方便，数据处理及时准确，为疾病的诊断、治疗和科研提供了一种全新的检测仪器，填补了国内外神经诱发电位测试仪的空白，具有十分重要的现实意义，是医生的好助手。
图1是本实用新型的结构示意图。
图2是本实用新型的CF卡的结构框图。
图3是本实用新型的诱发信号调理和功率放大部分的电原理图。
具体实施方式
以下结合附图和实施例对本实用新型作进一步的说明。
如图1-3所示。
一种基于CF接口技术的神经诱发电位检测仪，包括掌上电脑(又称PDA，型号可为HP-ipaq2210，其中安装有相关的程序)、CF卡(其结构框图如图2所示)，CF卡与掌上电脑活动插接相连，CF卡由CF接口和控制部分1、DDS信号发生器部分2、诱发信号调理和功率放大部分3(如图3)、诱发电位信号预处理和调理部分4(可采用型号为TLC1564及AD7685的集成电路实现)、模数转换和数字信号处理部分5(型号可为MAX7535)及电源管理部分6(型号可为MAX1702B)组成，如图1所示，DDS信号发生器部分2的输入通过CF接口和控制部分1与掌上电脑的输出相连，DDS信号发生器部分2的输出接诱发信号调理和功率放大部分3的输入，诱发信号调理和功率放大部分3的输出与电极或换能器相连，诱发电位信号预处理和调理部分4的输入接电极或传感器，其输出接模数转换和数字信号处理部分5，模数转换和数字信号处理部分5的输出通过CF接口和控制部分1与掌上电脑相连；电源管理部分6分别为各部分提供工作用电压。
CF接口和控制部分1、DDS信号发生器部分2、模数转换和数字信号处理部分5的接口及电源管理部分6可采用FPGA(现场可编程门阵列，可采用Altera公司Cyclone系列EP1C6F256)实现上，以降低PCB板设计的复杂程度，提高电路可靠性，同时也减小了电路板的面积，削减了功耗，符合便携式仪器的要求。
本实施例的CF卡的结构示意图如图2所示，如下所述CF接口技术继承于PCMCIA接口技术，它是在PCMCIA技术的基础上，由SanDisk公司于1995年推出并逐渐得到众多的移动计算设备生产商和IEEE组织的认可。随着便携式移动计算设备的不断涌现，它们对外部数据存贮器和外部设备的要求不断增加，CF卡的功能也日趋多样化，CF接口技术协议也不断得以扩充。现在CF卡的种类除了数据存贮卡外，还涵盖了基于CF接口的Mini硬盘、以太网卡、无线网卡(802.11a/b/g)、传真/调制解调器卡(modem)、无线寻呼卡(pager)、数据采集卡等。基于CF接口的其它非存贮卡一般称CF+卡，以与单纯的仅有存贮功能的CF卡区分。
CF卡的结构根据它的功能一般包括主机接口、控制器和Flash存贮器模块(CF卡)或I/O模块(CF+卡)三部分，如图1。CF卡的主机接口、控制器和Flash存贮器模块通常集成在一起，以单集成电路的形式来减小体积、降低功耗，节约成本；CF+卡根据不同功能，它的IO模块不同，所以它的主机接口、控制器和I/O模块通常是分离的，只有少数发行量较大的CF+卡有专用集成电路支持，它的三部分集成在一起。
CF卡可以工作在3.3V和5.0V两种供电系统中，电源电压误差分别应不超过±5％和±10％。在3.3V逻辑状态下，逻辑低电平应不高于0.6V，逻辑高电平应不低于1.5V；在5.0V逻辑状态下，逻辑低电平应低于0.8V，逻辑高电平应大于2.0V。综合3.3V和5.0V逻辑系统，其输入、输出逻辑电平只要遵守通用3.3V CMOS电平要求即可，也就是逻辑低电平应低于0.4V，逻辑高电平应高于2.4V。
CF卡的主机接口为25×2的双列Female型连接件，孔间距1.27mm，接口连接件外观如图2所示。CF卡具有三种工作模式，即存贮卡模式、IO模式和true IDE模式，在这三种模式下其接口信号脚定义有差别。就本研究中CF+卡所使用的IO模式，信号定义见表1。
表1.
根据CF技术规范，就工作于IO模式的CF+卡而言，其卡内地址空间大致分三部分属性存贮器空间、普通存贮器空间和IO空间。对属性存贮器空间和普通存贮器空间的操作均涉及到/REG、/CE、/OE、/WE、A10-A0、D15-D0信号，其中对属性存贮器空间操作时REG信号低电平有效，以与普通存贮器空间操作(REG信号高电平有效)区别，并且它的A0信号总保持0，即它的D15-D8信号无效；对IO空间操作涉及到/REG、/CE、/IORD、/IOWE、A10-A0、D15-D0信号，它的REG信号虽然也是低电平有效，但读写操作由/IORD、/IOWE信号替代了/OE和/WE信号，这样就与属性存贮器空间的操作区分开来。
对于一个CF卡来说，它是否能够被主机识别并正常运行，取决于它的CIS(Card Information Structure)编写是否正确、恰当。CIS是存贮在CF卡内非挥发存贮器中的一个数据结构，主机的操作系统通过读取CIS来检测安装的CF的类型、工作速度、可操作的空间大小和对系统资源的需求等。CIS一般位于CF的属性存贮器空间，最大长度为256字节，起始地址为0x0000。由于为了与8位系统兼容，CIS仅使用数据总线的低8位进行操作，因此CIS数据只占用偶数地址，于是它最大将占用512字节的属性存贮器空间。作为只读存贮器，它只能进行读取操作，对它的写入操作将是非法的和无效的。
CIS是由一系列的被称为“Tuple”的数据段(或称为数据快)链接组成，每个“Tuple”的结构大致相同，其主要包括一个字节TPL_CODE、一个字节TPL_LINK、和2-N字节的TPL_DATA(包括“Tuple”结束标志符0xFF)，其中TPL_CODE表明存贮于“Tuple”中的信息类型，TPL_LINK指向下一个“Tuple”(通常是本“Tuple”中还剩余的字节数)，而TPL_DATA则为本“Tuple”信息的详细说明数据，不同的“Tuple”信息类型，其包含的TPL_DATA数据数量不同。
CF卡接口部分的设计基于PDA等移动计算设备平台和CF接口技术的诱发电位测试系统的设计关键在于CF接口电路和相关固件的设计及设备驱动程序设计的编写。CF接口电路和相关固件等主要由FPGA实现。对于FPGA的设计采用Altera公司的集成开发环境Quartus下的VHDL语言，对于CF卡的设备驱动程序的编写采用Microsoft公司的设备驱动程序开发工具DDK和嵌入式Visual C++(eMbedded Visual C++)集成开发环境。
由于所选用的FPGA的IO脚电平与CF卡信号电平完全兼容，因此，CF+卡的各个接口信号配置显得非常简单易行，这样，CF+接口部分设计的重点则是CIS的实现。本实施例中用VHDL语言表达的CIS模块。
Entity CIS isPort(reg,n_ce1,n_ce2,n_oe,n_we:in std_logic;a:in integer range 0 to 2047;
data:out integer range 0 to 65535);
end CIS;
----以上定义CIS模块的接口，由于CIS位于属性存贮器空间，对它的操作仅涉及n_we，n_oe信号。
Architecture CIS_behavior of CIS istype cis_block is array(0 to 255)of std_logic_vector(7 downto 0);
----以上定义一个数组结构，用于组织CIS数据。
constant cis:cis_block:=( ----定义CIS数据。
x"01",x"03",x"D9",x"01",x"FF",----第一个“Tuple”，定义CF卡的识别号、速度和空间大小等。
x"1C",x"05",x"03",x"D9",x"01",x"FF",x"00",----第二个“Tuple”，定义工作电压等。
x"18",x"02",x"Df",x"01",----第三个“Tuple”，定义JEDEC识别码。
x"20",x"00",x"00",x"00",x"00",x"00",----第四个“Tuple”，定义生产商代码，此代码由CF协会分配。
x"15",x"17",x"01",x"00",----第五个“Tuple”，定义固件版本和生产商名称的字符串等，版本号1.0。
x"4E",x"61",x"6E",x"6A",x"69",x"6E",x"67",x"20",----生产商名称的字符串，“Nanjing”。
x"47",x"65",x"6E",x"6E",x"69",x"6E",x"65",x"72",x"61",x"6C",x"20",----“General”。
x"48",x"6F",x"73",x"70",x"69",x"74",x"61",x"6C",x"20",----“Hospital”。
.........
.........
x"14",x"00",x"",x"FF"---CIS中最后一个“Tuple”，通常表示CIS的结束。
);
signal a_vector:std_logic_vector(15 downto 0);
signal data_tmp:std_logic_vector(15 downto 0);
signal a_div:integer range 0 to 255;
begina_vector<=conv_std_logic_vector(a,16);
a_div<=a/2;---偶数地址有效process(reg,n_ce1,n_oe,n_we)----完成对一个CIS数据段的读取操作beginif(reg='0'and n_ce1='0'and n_oe='0'and n_we='1'and a_vector(0)='0')thendata_tmp<=(0=>cis(a_div)(0),1=>cis(a_div)(1),2=>cis(a_div)(2),3=>cis(a_div)(3),4=>cis(a_div)(4),5=>cis(a_div)(5),6=>cis(a_div)(6),7=>cis(a_div)(7),others=>'0');
elsedata_tmp<="ZZZZZZZZZZZZZZZZ";
end if;
data<=conv_integer(data_tmp);
end process;
end cis_behavior;
本实用新型的各部分的工作原理为本实用新型的CF接口和控制器部分1主要完成与主机(掌上电脑)的数据与信息交换，使主机识别本系统并协同主机完成初始化步骤，在应用过程中接受主机的指令和数据，控制系统的诱发电信号的发生和调理，诱发电位信号的采集和处理，同时适时地(利用中断方式或主机查询方式)将采集到的数据发送到主机；系统的DDS信号发生器部分主要完成将主机发送来的诱发信号的波形数据合成模拟的电信号，并根据主机的指令改变诱发信号的频率、幅度和占空比等参数。诱发信号调理和功率放大部分主要将DDS信号发生器输出的电信号滤波，滤除高频分量，使信号变得光滑，最后将其放大到一定的功率输出；诱发电位信号预处理和调理部分主要将输入的诱发电位信号缓冲、放大，用抗混叠滤波器滤除高频分量，以降低模数转换后的数字信号的伪低频噪声，并根据主机的指令，调整其增益，使输入的信号幅度适合模数转换器的要求；模数转换和数字信号处理部分根据主机的设置，以一定的采样率采集模拟诱发电位信号，并在主机的控制下用硬件的方法将数字信号加以处理，从强噪声背景中提取出真实的诱发电位信号，或将信号作各种变换(比如FFT、Wavelet Transform等)，以便从其它角度(时域、频域或其它空间)考察诱发电位。电源管理部分将主机通过CF接口提供的3.3V或5.0V电压转换为系统各部分需要的电压，并在必要时候关闭部分电路的电源供应以降低系统的功耗，延长PDA等移动计算设备的电池使用时间。
本实用新型的诱发电位信号预处理和调理部分4接收到的数据经放大、调理、抗混叠滤波并将白噪声过滤后送入掌上电脑中，在软件的控制下，采用Kalman滤波法进行数字滤波，将其中的工频干扰信号、原始刺激信号、周围强人体噪声(如心电波、脑电波等)分离出来，得到真正的神经反应信号值，可进行显示、存储、打印等操作。
权利要求1.一种基于CF接口技术的神经诱发电位检测仪，包括安装了相关应用程序的掌上电脑、CF卡，CF卡与掌上电脑活动插接相连，其特征是CF卡由CF接口和控制部分(1)、DDS信号发生器部分(2)、诱发信号调理和功率放大部分(3)、诱发电位信号预处理和调理部分(4)、模数转换和数字信号处理部分(5)及电源管理部分(6)组成，DDS信号发生器部分(2)的输入通过CF接口和控制部分(1)与掌上电脑的输出相连，DDS信号发生器部分(2)的输出接诱发信号调理和功率放大部分(3)的输入，诱发信号调理和功率放大部分(3)的输出与电极或换能器相连，诱发电位信号预处理和调理部分(4)的输入接电极或传感器，其输出接模数转换和数字信号处理部分(5)，模数转换和数字信号处理部分(5)的输出通过CF接口和控制部分(1)与掌上电脑相连；电源管理部分(6)分别为各部分提供工作用电压。
2.根据权利要求1所述的基于CF接口技术的神经诱发电位检测仪，其特征是所述的CF接口和控制部分(1)、DDS信号发生器部分(2)、模数转换和数字信号处理部分(5)的接口及电源管理部分(6)集成在FPGA芯片上。
专利摘要本实用新型针对现有的诱发电位测试系统的体积过于庞大，使用、携带不便的问题，设计了一种基于CF接口技术的神经诱发电位检测仪，包括掌上电脑、CF卡，其特征是CF卡由CF接口和控制部分(1)、DDS信号发生器部分(2)、诱发信号调理和功率放大部分(3)、诱发电位信号预处理和调理部分(4)、模数转换和数字信号处理部分(5)及电源管理部分(6)组成。具有体积小、携带方便的优点。
文档编号G06Q50/00GK2822513SQ20052007602
公开日2006年10月4日 申请日期2005年9月30日 优先权日2005年9月30日
发明者刘铁兵, 汤黎明, 常本康, 吴敏 申请人:中国人民解放军南京军区南京总医院