专利名称：用于改善时间限制以及延长多速总线中有限长度电缆的方法和设备的制作方法
背景技术：
本发明涉及计算机通信。更具体的说，本发明涉及一种可利用分割事务在通用串行总线(USB)协议下提供用于扩宽的时间限制、可延长电缆跨度并可提供其他好处的系统。本发明还涉及发明名称为“用于通用串行总线协议下的多速传输环境中的预算开发的方法和设备(Method and Apparatus for Budget Development Under UniversalSerial Bus Protocol in a Multiple Speed TransmissionEnvironment)”，申请日为与其同一日期的申请。
目前在现有技术中存在多种可使计算机之间以及可使计算机与外围设备之间进行通信的方法。一种通信方法就是利用通用串行总线(USB)协议。USB提供了具有下述装置的一计算机，即该装置可利用单一标准通信方案即可与多达127个设备进行通信。USB版本1.0(USBRev.1.1；USB实施者论坛公司)可利用每个均不大于5米的连接电缆。通过利用一个或多个集线器来增加主机与附装有USB的外围设备之间的总距离。电缆(每个均长达5米)间可连接多达5个集线器以提供总的为30米的最大电缆跨度。该最大电缆跨度是由USB1.0协议的等待时间限制所规定的。USB1.0的传输速度可以为1.5兆比特(Mbps)(“低”速)和12Mbps(“全”速)。将电缆跨度延长到所推荐的由USB1.0最大传输率所给定的最大30米，这将会违反由该协议所规定的时间限制，这会导致潜在的不可靠性能。
现已利用不同的方法来延长USB1.0的最大电缆跨度。一种方法就是利用USB1.0所使用的重试操作来补偿有损耗电缆环境。
图1给出了现有技术中USB1.0利用重试操作特性来怎样实现电缆延长的示意图。主机102通过一个电缆延长器106借助USB1.0连接而与外围设备104进行通信。USB利用通信的主/从模式来开始所有的交互作用(提供数据或接收数据108)，其中主机是主设备。在此方案的“数据请求”例子中，向设备104请求数据108的主机102首先通过第一段全速/低速总线112将令牌110发送到全速/低速“先进先出”(FIFO)缓冲器114中。然后通过远端收发器116，将令牌110转化为后面的长电缆118所采用的任何协议。令牌沿着长电缆118而移动到另一个远端收发器120以被转化回到全速/低速USB1.0。接下来由包中继器124通过第二全速/低速总线122将令牌110发送到设备104。在通过该延长的电缆结构将响应数据108从设备104传送到主机102之前，主机很可能等待该数据而超时125，此后主机不能接收作为第一令牌响应的数据。然而，主机102将发送至少一个令牌重试126。因为该结构，因此将全速/低速FIFOs114所接收到的来自设备104的数据108存储在FIFOs中，直到FIFOs接收到令牌重试126。
一旦接收到令牌重试126，FIFOs114将数据108转送到主机102。从主机102的角度来看，设备104从未接收到第一令牌110(因为线路损耗等等)，并且只接收到数据108以作为令牌重试126的响应。由于特定的USB事务，因此设备104期望来自主机的确认信号。由于长电缆118的跨度增加了，因此在设备104进入超时状况之前无论如何都不能将来自主机102的确认信号送回到设备104(由主机102接收到的数据108来触发的)。因此，包中继器124必须创建一个“错误”确认信号128b以将其发送到该设备。这恰好是在包接收器124接收到来自设备104的数据108之后完成的。一旦接收到数据108，将“正确”确认信号128a从主机102发送到FIFOs114。超过此点则不发送正确确认信号128a。
建立该重试方案以维持通信可靠度。在利用该方法以延长电缆的过程中，每个事务中的一个(或多个)重试均被用于使电缆延长，剩下的较少的一个(或多个)重试以用于错误恢复。因此，降低了可靠性。另外，当一事务需要设备104的确认信号时，包中继器124必须在创建错误确认信号128b的过程中基本上处于“休息”状态，并且因此，在每个事务中设备要相信该事务已成功，而不管实际上如何发生。这破坏了系统的有效可靠性。最后，该方案取决于“慢的”重试。如果该结构实现了重试间的更短周期(或根本不提供重试)，则会成比例的减小电缆的可延长性。如上所述的，例如，USB2.0(修订版2.0；2000年4月27日)利用了这种快的重试，使得可通过诸如这样的方法获得基本上不延长的电缆。
已开发出包括有USB1.0各种优点的新版本USB，其包括很大程度的加速了数据的传输。名称为“USB2.0”的新版本大约比USB1.0快40倍。它以480Mbps这样的被称为“高”速(与USB1.0的12Mbps这样的全速相比)的速度来传输数据。在USB协议下，接连的出现了重试。包括USB2.0速度的明显增加及由此重试速度的增加使得上述的利用USB2.0协议即可延长电缆的简单“重试”方法成为可能。在USB2.0协议下重试之间的时间量是USB1.0的1/40。
因此希望有这样一种系统，即该系统可提供用于在USB2.0协议下的扩宽的时间限制、可延长电缆跨度以及提供其他好处。
附图的简要说明图1给出了现有技术中USB1.0利用重试操作怎样来实现电缆延长的示意图；图2给出了应用分割事务的USB2.0速度转换设备的流程图；图3给出了基于本发明原理的高速至高速USB2.0电缆延长器的操作流程示意图；图4给出了在基于本发明原理的高速至高速电缆延长器的操作过程中不同事件的时间图；图5给出了基于本发明原理的高速至全速/低速USB2.0电缆延长器的流程图；图6给出了在基于本发明原理的高速至高速/全速/低速电缆延长器的操作过程中不同事件的时间图，其中利用了起始与完成分割间的“N”个微帧延迟；图7给出了一示意图，该图描述了现有技术中的高速至全速/低速转换设备在操作过程中事件的时间，以及事务延时源的效果。
图8给出了一示意图，该图描述了在高速至高速/全速/低速电缆延长器的操作过程中事件的时间图，其中应用一时间方案以利用两个设备事务延时源中的一个的效果。
图9给出了在基于本发明原理的高速至高速/全速/低速电缆延长器的操作过程中不同事件的时间图，其中利用了起始分割与完成分割间的一帧(8微帧)的延迟；
详细说明图2给出了应用分割事务的USB2.0速度转换设备的流程图。为了提供高速总线与全速总线或与低速总线间的数据传输接口，速度转换是必要的。为了说明本发明的原理，必须对该USB2.0速度转换设备的操作以及用于预算事务的方法进行详细的描述，该方法在发明名称为“用于通用串行总线协议下的多速传输环境中的预算开发的方法和设备”、申请日为与其同一日期的申请中进行了描述。
例如，向设备206请求数据204的主机202沿着高速总线210将被称为“起始分割”208的初始信息发送到位于速度转换集线器214内的一组高速“先进先出”缓冲器(FIFOs)212中。起始分割208包含一个将被发送到设备206的数据请求令牌216的编码表示。FIFOs212将令牌216(表示)转送到事务转换器(TT)218，该转换器调节令牌216发送的时间以适合于全速/低速。通过全速/低速总线220将令牌216转送到设备206。
在响应中，设备206通过全速/低速总线220并经由TT218将适当的数据204发送回FIFOs212以将其存放在那里。此时，假定设备206当前是不能到达的，一个简单的非“分割事务”数据请求早已超时。然而，在分割事务协议的情况下，主机202发送起始分割208以便开始该处理，并且此后主机202和高速总线210能够自由执行其他操作(多路复用)，同时设备206产生了一结果并对该结果进行传送。在发送起始分割208之后的适当时间，主机202将完成分割220发送到FIFOs以期盼着数据204最终位于该处。为响应完成分割220，FIFOs212将数据204转送到主机202，并且如果需要的话，TT218返回一确认信号222b(本地确认信号)。
应该注意的是，除了第一个完成分割之外还提供了至少两个完成分割(或者表示完成分割数目的微帧跨度完成分割外加两个完成分割)，下述用于错误修复的微帧中，为每一个微帧提供一个完成分割。为了清楚起见，根据下述图7和图8来对其他的完成分割进行详细的描述。
值得注意的是，说明书中的“一实施例”或“实施例”这样的任何一个标注均指的是在本发明至少一个实施例中包括的实施例的关联中所描述的特定特征、结构或特性。在说明书各处所出现的短语“在一实施例中”不必都指的是相同的实施例。
图3给出了基于本发明原理的高速至高速USB2.0电缆延长器的操作流程图。在本发明的一实施例中，例如，请求数据的主机302通过第一高速总线308将包含有数据请求令牌306的起始分割304发送到一组FIFOs310中。然后沿着长电缆312将令牌306发送到事务转换器(TT)314。在一实施例中，长电缆312可使用应用各种协议的各种可能的介质。例如，对于超高速的数据传输而言，可使用光缆。利用上游的远端发送接收器316和下游的远端发送接收器318来分别对令牌306以及其他信息进行编码和解码，以便与长电缆312所使用的任何协议相适应。
在一实施例中，TT314通过第二高速数据总线322将数据请求令牌306转送到设备320。作为其响应，设备320发送回适当的数据324。数据324在FIFOs中排队，同时等待将从主机302中接收的一完成分割326(在非分割事务USB情况下所期望数据接收的时间早已过去)。一旦接收到完成分割326，FIFOs将数据324转送到主机。如果事务处理需要一确认信号，那么一旦TT314接收到数据324，则TT314将一TT确认信号328b发送到设备320。与图1相类似，不经过FIFO310转发主机确认信号328b。
图4给出了在基于本发明原理的高速至高速电缆延长器的操作过程中不同事件的时间图。USB1.0使用了公知为“帧”的时间测量尺度。因为USB2.0涉及更快的速度，因此以更短的时间跨度进行处理，因此创建了被称为“微帧”的新尺度。在该协议下，一微帧等于125微秒(uSec.)并且等于一帧长度的1/8。另外，很重要的是应该理解在USB2.0协议下，只在任一微帧的最初80％期间内传送“周期性”事务(即等时和中断事务)。最后的20％(25 uSec.)致力于“非周期性”事务(即控制和批量事务)。应该注意的是非周期性事务应用了传统的重试(重试是为起始分割而提供的)，因此本发明对于周期性事务(该事务未应用起始分割的重试)而言具有更多的优点。然而，本发明还可用于周期性和非周期性事务。
看一下时间上的一任意微帧，第一微帧被称为微帧0，在一实施例中主机404通过第一高速总线416来发送起始分割402(数据请求或数据转发)。因为上述的80/20的规则，因此在微帧0的最初80％期间内的任意时间可以发送起始分割402，而不是在微帧0的后来时间内。高速FIFOs406接收到起始分割402并通过长电缆414将令牌410(或数据，如果发送的是数据而不是数据请求的话)转送到TT408。
在USB2.0协议下，在不早于下一微帧开始的时间内，TT408将令牌410转送到设备412(通过第二高速总线418)。另外，在第二微帧，即微帧1的的任意时间内允许出现设备事务(下文会解释例外情况)。因为主机404在每个微帧的最后25uSec.内不能发送起始分割402，因此对于通过长电缆的每个传送方向而言，至少12.5uSec.都是可用的，即使已考虑到由上述参数所造成的最坏情况情形，该最坏情况即在微帧的最后20％之前刚发送了起始分割402、并且设备事务占用了全部125uSec的.微帧。由图4的实箭头(与长划线箭头相对照而言)描绘了该最坏情况情形。
在一实施例中，通过调节设备412的时标相位来优化该12.5uSec.传送时间(最小值，每个方向)的应用。该设备412的相位被调节，使得微帧序列等于除设备412所接收到的微帧之外的主机404的微帧序列，每个微帧相比对于主机404提前了12.5uSec.发生。该改变可使在最坏情况情形下来自主机404的令牌410恰好在下一个微帧(这里是微帧1)的开始时到达TT408，因此可将其立刻转送到设备412。如果设备412的相位未移动并且所选择的长电缆414配置需要12.5uSec.的传送时间，那么在最坏情况的情形下，TT408将不会接收到(来自设备402)应答信号420(数据或确认信号)并且该信号直到第三微帧，即微帧2的的开始时才被传送(在本例中)。该应答信号420在微帧2的12.5uSec.内到达FIFOs406。如果在此之前FIFOs接收到一完成分割422，那么该事务可能会丢失，即在FIFOs406内将没有应答信号420在此时被转发。
图5给出了基于本发明原理的高速至全速/低速USB2.0电缆延长器的流程图。在本发明的一实施例中，该高速至全速/低速电缆延长器的操作流程基本上与图3的高速至高速电缆延长器的操作流程相同。其不同之处在于位于长电缆508协议与高速协议之间的第二远端发送接收器506不对在主机502与设备504之间进行传输的信息进行转换。相反，利用全速/低速总线510，在长电缆508协议与高速协议之间对其进行转换。
图6给出了在基于本发明原理的高速至高速/全速/低速电缆延长器的操作过程中不同事件的时间图，其中利用了起始与完成分割间的“N”个微帧延迟。N可选择所有的正整值。在一实施例中，如图6所述，N等于2。
在一实施例中，在微帧0的最初80％期间主机604通过高速总线608将一起始分割602发送到FIFOs606。此后从FIFOs606通过长电缆612将令牌610转送到TT614。由N的值来决定通过长电缆612来进行传送的时间量。N的值越大，长电缆612能跨越的距离就越长。N值每增加一单位则使电缆跨度增加了微帧的一半(12.5uSec./2)，一个额外的微帧表示用于传输的两个方向。
TT614通过高速/全速/低速总线618将令牌610发送到设备615。与图4所描述的实施例相类似，有时微帧时序的相位偏移“t”以优化微帧限制。在一实施例中，t的值是由N的值以及长电缆612的距离/速度所造成的等待时间所决定的。
在一实施例中，从设备615中返回了一应答信号616并将其转送到FIFOs606，因此等待来自主机604的完成分割620。一旦接收到完成分割620，将应答信号616发送至主机604。
图7给出了一示意图，该图描述了现有技术中的高速至全速/低速传输设备在操作过程中事件的时间以及事务延迟源的效果。当结合该最坏情况的情形(即设备允许一全微帧)时，这些延迟源能够造成应答信号704的发送实质上比没有这些延迟源的情况还要晚。
存在两种重要的设备事务延迟源。一种延迟源就是“位填充”，另一种延迟源是“总线回收(reclamation)”。对于一特定数目的位单元数据流保持不变(保持为“0”或“1”)的情况下，位填充是必要的。位填充涉及将“0”位插入到数据流中以造成数据线上的电转换，使得锁相环路(PLL)系统可保持调节数据流的时序。位填充可以合计达到传送一给定事务所需的位数目的16％。
当TT720必须等待将一令牌(或数据)发送到设备702时，发生了总线回收的延迟源，这是因为全速/低速总线722已经用于非周期性事务。在运行非周期性事务之前必须结束非周期性事务。该延迟源添加了一附加的微帧，该微帧紧接在用于返回应答信号704、706、708的设备702的微帧事务处理时间之后。
因为这些延迟源造成了潜在的延迟，因此USB2.0协议允许存在多个完成分割。所提供的完成分割的数目如下，即其间发生设备事务的微帧数加上两个附加完成分割。例如，如果设备事务跨度不大于一微帧，那么这三个完成分割被提供为(1+2)。
在其各个微帧期间由主机718发送出三个完成分割704、706、708以调节使不存在任何一种或所有两种延迟源，这会影响应答信号711、712、713到达FIFOs716的时间。在设备需要最小事务处理时间(无延迟源)的情况下，从设备702中将被称为“应答信号(1)”711的一应答信号发送到FIFOs716。在微帧2开始之前，应答信号(1)711到达了FIFOs716，并且对其进行存储直到FIFOs716接收到第一完成分割，即完成分割-A 704。此后从FIFOs716中将应答信号(1)711转送到主机718。
如果根据设备702事务处理所花费的时间而只涉及一个延迟源(即位填充(一微帧的16％)或总线回收(一微帧))，那么直到微帧2期间的某一时间，应答信号，即应答信号(2)712才到达FIFOs。它可能已遗漏了完成分割-A 704(这取决于在微帧2期间的什么时候发出完成分割-A)。此后应答信号(2)712仍保留在FIFOs内，直到接收到完成分割-B 706。然后将应答信号(2)712转送到主机718。如果涉及两个延迟源，可能在接收到完成分割-B 706之后，在微帧3之内FIFOs716接收到一应答信号，即应答信号(3)713。在该应答信号被发送到主机708之前，应答信号(3)713必须等待，直到FIFOs716接收到完成分割-C 708。
图8给出了一示意图，该图描述了在高速至高速/全速/低速电缆延长器的操作过程中事件的时间图，其中应用了一时间方案以利用两个设备事务处理延时源中的一个的效果。如前所述的，每个帧包括8个微帧。尽管事务处理跨越在一个帧内的两个微帧之间，但是USB2.0协议阻止了事务处理从一帧跨越至下一帧(从微帧7跨越到下一微帧0)。
通过利用该性质可改善系统的时间限制。因为没有事务处理从一帧持续到下一帧，从而恰好在每一帧的开始时(每个微帧0的开始)，可使用高速/全速/低速总线802来进行传输(没有事务处理从前一微帧，即微帧7一直持续)。为了利用此，在一实施例中，以相位的方式来调节设备804(以及TT806)的时基，使得在最后的可能时刻(微帧0结束之前的20％)离开主机810的一开始分割(令牌)808，将在设备804开始将其视为微帧0(相移)之前到达(令牌814)TT806(给定长电缆812的长度/速度)。基于该设置，令牌814在TT806中等待，准备成为该帧中高速/全速/低速总线802首先进行传送的。这消除了在每帧的第一微帧期间具有一微帧总线回收延迟的可能性。已经知道，每帧内存在一个不会遗漏的额外的微帧，这是因为延时允许长电缆812的长度成比例的增加(对于给定速度而言)，而无需担心性能的降低。
在一实施例中，长电缆812的长度增加到某一门限值，此时进一步的增加将会影响系统的可靠性。长电缆812的长度增加导致了完成分割-A 816更不可能是曾经被使用过的。在一实施例中，可去掉第一完成分割，因为它是不必要的。
图9给出了在基于本发明原理的高速至高速/全速/低速电缆延长器的操作过程中不同事件的时间图，其利用了起始分割与完成分割间的N个延迟帧(每帧为8微帧)。在一实施例中，在帧0的微帧7的最初80％期间内，通过高速总线908从主机904中将起始分割902发送到FIFOs906。通过超长电缆914将令牌(或其表示)910转发到TT912。然后通过高速/全速/低速总线911将令牌910发送到设备916，于此产生了一应答信号918并将其转送到FIFOs906。令牌918被保留直到FIFOs906接收到完成分割920，并且将令牌916发送到主机904。值得注意的是，如上所述，使用了超过一个完成分割以为了误差补偿。
与提供“N”微帧延迟相比较，利用潜在地与帧时长相对应的起始与完成分割间的一个延迟，可减少为实现该过程所必需要变化的硬件和/或软件的量。
尽管这里特定说明了并描述了几个实施例，但是可以理解的是在不脱离本发明的精神和范围的情况下，上述教导覆盖了本发明的修改和改进并且在随后权利要求的范围内。
权利要求
1.一种在主机与设备间进行通信的系统，该系统包括一主机，该主机通过第一高速总线而与一存储元件相耦合；以及一设备，该设备通过第二高速总线而与数据转送元件相耦合；其中所述数据转送元件通过数据传输介质而与所述存储元件相耦合；所述设备接收来自主机的初始信息；并且响应该初始信息，所述设备发送一应答以将其存储在存储元件中；其中从主机中将至少一个次级信息发送到存储元件，从存储元件中将所述应答发送到主机。
2.根据权利要求1的系统，其中初始信息是一数据请求，至少一个次级信息是随后的数据请求，并且该应答是一数据应答。
3.根据权利要求1的系统，其中初始信息是一数据发送，至少一个次级信息是随后的数据发送，并且该应答是一数据接收确认。
4.根据权利要求1的系统，其中第一高速总线和第二高速总线在通用串行总线(USB)协议下进行操作。
5.根据权利要求4的系统，进一步包括第一发送接收器，在通信上耦合在存储元件与数据传输介质之间；以及第二发送接收器，在通信上耦合在数据传输介质与数据转送元件之间；其中所述第一发送接收器和第二发送接收器提供了协议转换，使得在数据传输介质上允许非USB协议的传输。
6.根据权利要求1的系统，其中存储介质是先进先出(FIFO)缓冲器并且数据转送元件是事务转换器。
7.根据权利要求1的系统，其中初始信息是一起始分割，至少一个次级信息是一完成分割。
8.根据权利要求1的系统，其中数据传输介质是数据传输电缆。
9.根据权利要求1的系统，其中数据传输介质是无线数据传输设备。
10.根据权利要求1的系统，其中在多个微帧的第一微帧期间，每个微帧均具有一个相同值的微帧持续时间，从主机中将初始信息发送到存储元件；从数据转送元件中将初始信息发送到该设备，并且在第二微帧期间从该设备中将应答信号发送到数据转送元件；以及从主机中将至少一个次级信息发送到存储元件，并且在第三微帧期间从存储元件中将该应答信号发送到主机。
11.根据权利要求10的系统，其中数据转送元件和设备可根据主机和存储元件所接收到的每个微帧来维持接收在相位上超前一提前量的每个微帧。
12.根据权利要求11的系统，其中该提前量等于微帧持续时间的10％。
13.根据权利要求1的系统，其中在多个微帧的第一微帧期间，每个微帧均具有一个相同值的微帧持续时间，从主机中将初始信息发送到存储元件；该设备通过高速/全速/低速总线而与数据转送元件相耦合；从数据转送元件中将初始信息发送到该设备，并且在一时间跨度期间从该设备中将应答发送到数据转送元件，其中该时间跨度起始于并包括第二微帧，且一直持续到所述第二微帧之后的值为“N”-1个微帧；并且从主机中将至少一个次级信息发送到存储元件，并且在最后一个微帧，即所述第二微帧之后的N个微帧期间从存储元件中将该应答发送到主机。
14.根据权利要求13的系统，其中数据转送元件和设备可根据主机和存储元件所接收到的每个微帧来维持接收在相位上超前一提前量的每个微帧。
15.根据权利要求13的系统，其中“N”是所有的正整数。
16.根据权利要求1的系统，其中在多个微帧的第一主机微帧期间，其中这多个微帧处于多个帧的一帧内，每个微帧均具有一个相同值的微帧持续时间，从主机中将初始信息发送到存储元件；该设备通过高速/全速/低速总线而与数据转送元件相耦合；数据转送元件和设备可根据主机和存储元件所接收到的每个微帧来维持接收在相位上超前一提前量的每个微帧，使得在第一设备微帧的开始时从数据转送元件中将初始信息发送到该设备，并且在所述第一设备微帧期间从该设备中将应答发送到数据转送元件；并且每个微帧进行一次从主机中将至少一个次级信息发送到存储元件，该发送开始于第三主机微帧，直到经过了值为“M”值个微帧为止。
17.根据权利要求16的系统，其中每个微帧进行一次从主机中将至少一个次级信息发送到存储元件，该发送开始于第三主机微帧，直到主机接收到应答为止。
18.根据权利要求17的系统，其中“M”＝3。
19.根据权利要求1的系统，其中在多个微帧的八微帧期间，其中这多个微帧处于多个帧的第一帧内，每个微帧均具有一个相同值的微帧持续时间，并且每个帧包括相同数目的微帧，从主机中将初始信息发送到存储元件；该设备通过高速/全速/低速总线而与数据转送元件相耦合；从数据转送元件中将初始信息发送到该设备，并且在所述多个帧的第二帧期间从该设备中将应答发送到数据转送元件；并且从主机中将至少一个次级信息发送到存储元件，并且在所述多个帧的第三帧的第一微帧期间从存储元件中将应答发送到主机。
20.根据权利要求19的系统，其中每个帧包括八个微帧。
21.一种与主机进行通信的设备，所述设备通过存储元件和数据转送设备来接收来自主机的初始信息，并传送一应答以将其存储在所述存储元件中，直到接收到至少一个来自主机的次级信息，由此从存储元件中将该应答发送到主机；其中所述主机通过第一高速总线而与所述存储元件相耦合；所述设备通过第二高速总线而与所述数据转送元件相耦合；并且所述数据转送元件通过数据传送介质而与所述存储元件相耦合。
22.根据权利要求21的设备，其中第一高速总线和第二高速总线在通用串行总线(USB)协议下进行操作。
23.根据权利要求22的设备，进一步包括第一发送接收器，在通信上耦合在存储元件与数据传输介质之间；并且第二发送接收器，在通信上耦合在数据传输介质与数据转送元件之间；其中所述第一发送接收器和第二发送接收器提供了协议转换，使得在数据传输介质上允许非USB协议的传输。
24.用于在主机和设备间进行通信的方法，包括通过第一高速总线将主机与存储元件相耦合；通过第二高速总线将该设备与数据转送元件相耦合；通过数据传输介质将所述数据转送元件与所述存储元件相耦合；由所述设备接收来自所述主机的初始信息；以及为响应该初始信息，所述设备发送一应答以将其存储在存储元件中；并且在从主机中将至少一个次级信息发送到存储元件之后，由存储元件将所述应答从存储元件发送到主机。
25.根据权利要求24的系统，其中初始信息是一数据请求，至少一个次级信息是随后的数据请求，并且该应答是一数据应答。
26.根据权利要求25的系统，其中初始信息是数据发送，至少一个次级信息是随后的数据发送，并且该应答是一数据接收确认。
27.根据权利要求24的系统，其中第一高速总线和第二高速总线在通用串行总线(USB)协议下进行操作。
28.根据权利要求24的系统，其中初始信息是一起始分割，至少一个次级信息是一完成分割。
29.驻留在存储介质中的一组指令，所述该组指令可以由一处理器来执行，以在一主机与一设备间进行通信，包括通过第一高速总线将主机与存储元件相耦合；通过第二高速总线将该设备与数据转送元件相耦合；通过数据传输介质将所述数据转送元件与所述存储元件相耦合；由所述设备接收来自所述主机的初始信息；以及为响应该初始信息，所述设备发送一应答以将其存储在存储元件中；并且在从主机中将至少一个次级信息发送到存储元件之后，存储元件将所述应答从存储元件中发送到主机。
30.根据权利要求29的系统，其中初始信息是一数据请求，至少一个次级信息是随后的数据请求，并且该应答是一数据应答。
31.根据权利要求29的系统，其中初始信息是数据发送，至少一个次级信息是随后的数据发送，并且该应答是一数据接收确认。
32.根据权利要求29的系统，其中第一高速总线和第二高速总线在通用串行总线(USB)协议下进行操作。
33.根据权利要求29的系统，其中该初始信息是一起始分割，至少一个次级信息是一完成分割。
全文摘要
本发明公开了一种提供用于USB2.0协议下的扩宽的时间限制、可延长电缆跨度以及其他好处的系统和方法。本发明的一实施例中除了应用USB2.0微帧的80/20事务处理比率之外，还应用了“分割事务”以利用该方案的缓和等待时间的要求。本发明的另一实施例通过提供了起始分割与完成分割之间的其数目等于“N”个微帧的延迟，而改善了时间限制。又一个实施例利用了这样一个事实，即USB2.0下的非事务可以从一帧跨度到下一帧，借助于将从设备相移到适当的同步这一特定来释放每帧中的一个额外微帧。最后，本发明的一实施例通过提供了起始分割与完成分割之间的其值为一全帧(八个微帧)的延迟，而改善了时间限制。
文档编号G06F13/40GK1505785SQ02807800
公开日2004年6月16日 申请日期2002年1月18日 优先权日2001年3月30日
发明者J·加内伊, J 加内伊 申请人:英特尔公司