阶层式滤波器的制作方法

专利名称：阶层式滤波器的制作方法
相关申请本专利申请涉及Tinku Acharya的题为“无乘法器阶层式(pyramid)滤波器”、2001年1月3日提交的序号为09/754684的美国专利申请和Tinku Acharya的题为“二维阶层式滤波器体系结构”、2001年3月26日提交的美国专利申请(代理人档案号为042390.P11275)，所述这两个专利均转让给本发明的受让人，这里通过引用将其结合到本说明书中。
背景本公开涉及阶层式滤波器。
在图像处理中，经常希望将例如扫描彩色图像的图像分解成两个或两个以上不同的图像表示。在本上下文中，这些图像表示称为背景和前景图像。例如，彩色或灰度文件图像可以分解成背景和前景图像，以便进行有效的图像处理操作，如典型复印机或扫描仪中所用的增强、压缩等图像处理操作。在本说明书中，这种操作常常被称为去网纹(descreen)操作。这种去网纹有时也用于消除可能存在于原始扫描图像中的半色调图案。例如，这些半色调图案如果未被正确删除，则可能引起令人眼不舒服的人造图像(artifact)。用于这种分解或去网纹操作的传统方法是对彩色图像进行滤波以便使之模糊。然后将这些模糊化的结果用于协助确定使图像模糊和锐化到何种程度以便得到分解结果。一般而言，这种模糊化可以利用“对称阶层式”滤波器实现。对称阶层式有限脉冲响应(FIR)滤波器是众所周知的。
不过，这种图像处理技术的缺点之一是，当把许多不同大小的阶层式滤波器并行用于生成多个模糊化的图像以便应用刚才所述的技术时，复杂性会增加很多倍。实现这种多阶层滤波的一种蛮力方法(brute force approach)是采用多个并行的FIR滤波器，如

图1所示。这种方法表明，设计和实现快速“对称阶层式滤波”体系结构以便由一个源图像并行产生不同的模糊图像可能是理想的。
图1所示各FIR块的括号中给出的数字表示对应长度的阶层式滤波器。例如，(1，2，1)是阶或长度为3的对称阶层式有限脉冲响应(FIR)滤波器的滤波系数。同样地，(1，2，3，2，1)是阶为5的FFIR阶层式滤波器的系数，依此类推。
不幸的是，图1所示的方法存在一些缺点。例如，冗余计算可能导致低效率。而且，FIR实现常常使用乘法器电路。虽然存在减少或避免使用乘法器的实现方式，例如利用移位和求和电路，但这可能导致增加的定时，从而降低电路吞吐量。因此存在改进阶层式滤波实现方式或体系结构的需要。
附图简述本说明书的结论部分特别指出有关主题并明确要求对有关主题的权利。但是，所要求的主题(有关其结构和操作方法)及其目的、特征和优点可以通过参照如下详细说明书，并在阅读时参考附图而获得最佳的理解，附图中图1是说明用于实现有限脉冲响应(FIR)多阶层式滤波体系结构的蛮力方法的框图；图2是卷式加法滤波器(rolling summation filter-RSF)的一个实施例的一部分；图3是图2所示部件或子部件的一个实施例；图4是一个无乘法器阶层式滤波器实施例中图2所示的实施例；图5是显示卷式加法滤波器的一种实现的按时间顺序排列的状态变量信号样本序列的表格；以及图6是显示阶层式滤波器的一种实现的按时间顺序排列的滤波输出信号样本序列的表格。
详细说明在如下详细说明中，给出了各种具体细节以便提供对所要求主题的彻底理解。但是，本专业的技术人员要理解，所要求的主题可以无需这些具体细节就得以实施。在其它情况下，不详细描述熟知的方法、过程、部件和电路以免使所要求的主题模糊。
如前所述，阶层式滤波器，尤其是对称阶层式滤波可配合彩色图像或彩色图像处理使用，以对图像进行分解(例如分解成背景和前景图像)或者消除其网纹。尽管所要求的主题范围上不限于此方面，但在这种情形中，减少计算复杂度或处理和/或硬件成本的阶层式滤波体系结构尤其理想。同样，无乘法器的实现方案，即实现时不需要利用乘法运算的实现方案通常也是理想的，这是因为这种实现方案或实施方式实现起来比那些使用或包括乘法电路的实现更经济。因此，甚至采用了较少乘法运算的实现也是理想的。
图2说明可用于实现随后将作详述的所推荐的阶层式滤波器的“卷式加法滤波器”即RSF体系结构的一个实施例200，虽然所要求的主题的范围并不限于此。实施例200包括统一的级联卷式加法滤波体系结构，以便具有不同阶(如长度分别为3、5、7等等)的加法滤波器系列产生多个和状态变量(summed state variable)信号流S2、S3、S4、...S7，这些状态变量信号流的产生是并行进行的。虽然所要求的主题的范围同样不限于此特定实施例，但在此实施例中，所要实现的不同阶的每个滤波器在每个时钟周期产生滤波状态变量信号(filtered state variable signal)流。因此，除了计算效率高，此特定实施例还具有很好的吞吐量。可以利用状态变量信号流来产生如图4所示的阶层式滤波输出信号流，随后将会对此作更为详细的说明。
在具体符号上下文中来理解图2。例如，输入源信号X可以如下表示为X＝(x0，x1，...，xi-2，xi-1，xi，xi+1，xi+2，...)在数字或离散信号处理中，滤波可以表示为输入信号X和滤波器F的卷积，在此上下文中滤波器F是称为有限脉冲响应(FIR)滤波器的有限长度数字滤波器。因此，滤波输出信号流可以如下表示为Y＝XF如前所述，此特定实施例采用了阶层式滤波器。这些滤波器一般用长度或阶为奇数，如3，5，7，9等的数字滤波器来实现。这可以表示为M＝2N+1，其中，N是大于1的正整数。这种数字滤波器的一些实例如下F3＝(1，2，1)F5＝(1，2，3，2，1)F7＝(1，2，3，4，3，2，1)F9＝(1，2，3，4，5，4，3，2，1)…FM＝(1，2，3，...，N，...，3，2，1)对于前述滤波器，滤波输出信号或输出信号流可以如下表示为B3＝XF3＝(b03，b13，...，bi-13，bi3，bi+13，...)，即输入信号X被F3滤波之后的结果；B5＝XF5＝(b05，b15，...，bi-15，bi5，bi+15，...)，即输入信号X被F5滤波之后的结果；B7＝XF7＝(b07，b17，...，bi-17，bi7，bi+17，...)，即输入信号X被F7滤波之后的结果；B9＝XF9＝(b09，b19，...，bi-19，bi9，bi+19，...)，即输入信号X被F9滤波之后的结果；…BM＝XFM＝(b0M，b1M，...，bi-1M，biM，bi+1M，...)，即输入信号X被FM滤波之后的结果。
表示这些滤波输出信号样本的另一种经验性方法如下所示bi3＝xi-2+2xi-1+xibi5＝xi-4+2xi-3+3xi-2+2xi-1+xibi7＝xi-6+2xi-5+3xi-4+4xi-3+3xi-2+2xi-1+xibi9＝xi-8+2xi-7+3xi-6+4xi-5+5xi-4+4xi-3+3xi-2+2xi-1+xi同样地，通过引入在此上下文中称为状态变量的变量，上述表达式可以重新表示如下bi3＝xi-1+si3，其中，si3＝xi-2+xi-1+xibi5＝bi-13+si5，其中，si5＝xi-4+xi-3+xi-2+xi-1+xibi7＝bi-15+si7，其中，si7＝xi-6+xi-5+xi-4+xi-3+xi-2+xi-1+xibi9＝bi-17+si9，其中，si9＝xi-8+xi-7+xi-6+xi-5+xi-4+xi-3+xi-2+xi-1+xi如下将会详述，对图4的研究表明，计算得到的输出信号流B3、B5、B7、B9等等可以利用作为图4所示实施例的一部分的图2所示的实施例来产生。
图5是说明如图2所示以及如联系图3所作的更为详细的描述那样分别产生的按时间先后顺序排列的状态变量信号序列，即状态变量信号流S2、S3、S4、...、S7。同样，图6是说明滤波输出信号流B3、B5、B7等等的按时间先后顺序排列的序列的表格。如图4所示，这些输出信号是通过采用例如275、285和295的加法器和例如270、280和295的延迟器而得以产生的。
除了提供滤波输出信号流B3、B5、B7，图6中的表格说明按照加到图2所示阶层式滤波器体系结构实施例上的定时的时间顺序产生这些滤波输出信号流，以产生状态变量信号样本流。如前所述，输出信号流可从信号样本(例如xi和si)产生，即从输入信号样本和状态变量信号样本产生，随后将对此作更为详细的说明。
图6所示的表格说明bi7是通过根据以上提供的等式将输入信号bi5加到si7中而产生的。信号bi5被延迟一个时钟周期。这是由例如图4中的延迟单元，即数字延迟单元290来完成的。因此，延迟一个时钟周期的输出信号样本B5与状态变量信号样本S7相加以产生输出信号样本B7。同样地，数字延迟单元280可用于产生输出信号样本流B5。同样地，输入信号样本流X可以被延迟并与S3相加以生成阶层式滤波器输出信号样本流B3。
应注意，图2所示的RSF体系结构实施例包括部件或子部件的实施例，例如图3所示的300。图3所示的实施例300包括一个部件，该部件包括三个延迟单元310、320和330以及一个三输入端的加法器340。此特定实施例中采用三输入端加法器是为了提供高速实现。
在此特定实施例中，连接延迟单元和加法器以便从输入信号样本或信号样本流和低阶滤波状态变量信号样本或信号样本流生成高阶滤波状态变量信号样本或信号样本流。例如，参照图3所示实施例，xi包括输入信号样本或信号样本流，si2k-1包括低阶RSF滤波状态变量信号样本或信号样本流，以及si2k+1表示高阶RSF滤波状态变量信号样本或信号样本流。因此，在此特定实施例中，高阶和低阶状态变量信号样本或信号样本流之间的阶之差为2，不过，本发明所要求的主题并不受此限制。
图4是包括图2所示RSF体系结构的实施例的阶层式滤波器的实施例的示意图。在图4中，RSF体系结构实施例标记为200。因此，虽然图4中未示出，但200包括一些部件或子部件，例如图2所示的210、220或230。应注意，图4所示的实施例在集成电路400上实现，但本发明所要求的主题并不受此限制。
当然，应理解，虽然已对本发明的特定实施例作了说明，但所要求的主题范围并不局限于特定的实施例或实现方式。例如，一个实施例可以采用硬件，而另一个实施例则可采用软件。同样，实施例可以采用例如固件或硬件、软件或固件的任意组合形式。同样，一个实施例可以包括一种产品，如存储媒体，虽然所要求的主题范围并不受此限制。可以在诸如CD-ROM或盘之类的存储媒体中存储一种指令，该指令在由诸如计算机系统或平台或成像系统之类的系统执行时可实现例如前述的对图像或视频滤波或处理的方法的实施例。例如，图像处理平台或成像处理系统可包括图像处理单元、视频或图像输入/输出设备和/或存储器。
虽然已对本发明的某些特征作了图示和说明，本领域的技术人员现在可能想到许多修改、替代、变化和等效方案。因此，应理解，所附权利要求书旨在涵盖属于所要求主题的真实精神范围内的所有这些修改和变化。
权利要求
1.一种集成电路，包括阶层式滤波器；所述阶层式滤波器包括卷式加法滤波器。
2.如权利要求1所述的集成电路，其特征在于，所述加法滤波器包括一系列级联单元，每个所述单元生成不同阶的状态变量信号样本流。
3.如权利要求2所述的集成电路，其特征在于，所述单元包括无乘法器单元。
4.如权利要求3所述的集成电路，其特征在于，至少一个所述无乘法器单元包括三个延迟单元和一个加法器，连接所述延迟单元和所述加法器以便从输入信号样本流和低阶状态变量信号样本流产生高阶状态变量信号样本流。
5.如权利要求4所述的集成电路，其特征在于，所述加法器包括三输入端加法器。
6.如权利要求4所述的集成电路，其特征在于，所述高阶和低阶状态变量信号样本流之间的阶之差为2。
7.一种滤波器部件，包括三个延迟单元和一个加法器，连接所述延迟单元和加法器以便从输入信号样本流和低阶状态变量信号样本流产生高阶状态变量信号样本流。
8.如权利要求7所述的滤波器部件，其特征在于，所述高阶和低阶状态变量信号样本流之间的阶之差为2。
9.如权利要求7所述的滤波器部件，其特征在于，所述加法器包括三输入端加法器。
10.如权利要求7所述的滤波器部件，其特征在于，按一定配置连接所述滤波器部件以形成卷式加法滤波器。
11.一种用于产生第一阶滤波状态变量信号样本流的方法，包括使第二阶滤波状态变量信号样本流延迟，所述第二阶小于所述第一阶；对所述延迟状态变量信号样本流与输入信号样本流和所述输入信号样本流的延迟版本求和。
12.如权利要求11所述的方法，其特征在于，所述第一阶和第二阶之差为2。
13.如权利要求11所述的方法，其特征在于，所述延迟的状态变量信号流被延迟两个时钟周期，而所述输入信号样本流的所述延迟版本被延迟一个时钟周期。
14.一种制品，它包括存储媒体，所述存储媒体上存有指令，所述指令在被执行时通过如下方式产生第一阶滤波状态变量信号样本流延迟第二阶滤波状态变量信号样本流，所述第二阶小于所述第一阶；对所述延迟状态变量信号样本流与输入信号样本流和所述输入信号样本流的延迟版本求和。
15.如权利要求14所述的制品，其特征在于，所述指令在被执行时还导致所述第一和第二阶之差为2。
16.如权利要求14所述的制品，其特征在于，所述指令在被执行时还导致所述延迟状态变量信号流被延迟两个时钟周期以及所述输入信号样本流的所述延迟版本被延迟一个时钟周期。
17.一种图像处理系统，包括用于滤波扫描彩色图像的图形处理单元；所述图像处理单元包括至少一个阶层式滤波器；所述至少一个阶层式滤波器包括卷式加法滤波器。
18.如权利要求17所述的图像处理系统，其特征在于，所述卷式加法滤波器包括一序列级联单元，每个所述单元生成不同阶的状态变量信号样本流。
19.如权利要求18所述的图像处理系统，其特征在于，所述单元包括无乘法器单元。
20.如权利要求19所述的图像处理系统，其特征在于，至少一个所述无乘法器单元包括三个延迟单元和一个加法器，连接所述延迟单元和加法器以从输入信号样本流和低阶状态变量信号样本流产生高阶状态变量信号样本流。
21.如权利要求20所述的图像处理系统，其特征在于所述加法器包括三输入端加法器。
22.如权利要求20所述的图像处理系统，其特征在于，所述高阶和低阶状态变量信号样本流之间的阶差为2。
全文摘要
说明阶层式滤波器的实施例。
文档编号G06F17/14GK1531712SQ02810514
公开日2004年9月22日 申请日期2002年3月7日 优先权日2001年3月28日
发明者T·阿查亚, T 阿查亚 申请人:英特尔公司