专利名称：用于处理指纹图像的体系结构的制作方法
技术领域：
本公开涉及分类与特征提取。
背景技术：
本专利申请涉及同时由Acharya等于＿＿提交的题为“Method andApparatus to Provide a Binary Fingerprint Image”的顺序号No.＿＿(代理人案号042390.P12797)的美国专利申请和同时由Acharya等于＿＿提交的题为“Method and Apparatus to Reduce False Minutiae from a BinaryFingerprint Image”的顺序号No.＿＿(代理人案号042390.P12798)的美国专利申请，这两项申请都已转让给现在这里所要求主题的受让人，并且这里将其通过引用而结合进来。
特征提取是当前数字图像处理和计算机视觉中研究和开发的领域，尤其是涉及基于特征模式识别的开发的领域。许多图像识别，例如图像检测和生物统计学应用已经在特征提取和模式识别的技术基础上得以发展。指纹图像的特征提取相对于通用目的的图像处理应用具有其独特的方面，这至少部分是由于其特殊的拓扑特性。文献中提到的大部分方法是在至少部分地利用与某些阈值变量相耦合的滤波器对图像进行卷积的基础上将指纹图像转化为二值图像。然而，这种方法有几个缺点，例如计算强度以及不能鲁棒地处理噪声图像。而且，大部分文献中的方法慢而复杂，难以在硬件中实现。因此，人们需要其他处理技术以及支持这种技术的体系结构。
本说明书的结论部分中具体地指出并清楚地要求了主题。然而，通过参照下面结合附图的详细描述，可以最好地理解所要求主题的结构和操作方法及其目的、特征和优点
图1是表示可以用来将象素分类的处理元件(PE)实施例的一部分的示意图；图2是表示图1中处理元件实施例的另一部分的示意图；图3是更详细地表示图1中实施例的另一部分的示意图；以及图4是表示几个图1中PE实施例相结合的具体实施例的示意图，该具体实施例中所结合的PE实施例用来处理4×5图像。
具体实施例方式
在下面详细的描述中，给出了许多具体细节以提供对所要求主题的透彻理解。然而，本领域的技术人员将理解到没有这些具体细节也可以实践所要求的主题。另一方面，并没有详细描述公知的方法、程序、组件和电路以避免混淆所要求的主题。
所要求的主题涉及利用拓扑特征来实现片上(on-chip)超大规模集成电路(VLSI)完成象素分类。在一个实施例中，采用了如前面所提及的顺序号No.＿＿(代理人案号042390.P12797)的美国专利申请中所公开的特征，例如波峰(crest)、波谷(valley)、平台(plateau)和未定(undecided)，但是当然所要求主题在范围上并不限于采用其中所公开的方法。许多落在所要求主题范围内的象素分类方法中的任一种方法都能够被实现。
尽管如此，在前述方法中，如前述申请中所描述地，对图像-象素矩阵的第一次扫描将象素分为7类，即CR、VA、PL、CV、VP、CP和UN。在这7类中，CR(波峰)、VA(波谷)、PL(平台)是前述申请中所描述实施例中的最终类。
对于处理图像体系结构的这种具体实施例，图1示出了将象素分类(例如分为如上的7类)的处理元件10(PE)。例如，“m”行和“n”列的图像-象素矩阵可以在本实施例中采用PE的“m”个拷贝，但是在这方面所要求主题在范围上并不受限。在本实施例中，在一个时钟脉冲期间激活几列象素。因而，在本实施例中，以流水线方式将列输入多个PE内。
例如考虑第(i，j)位置处的象素。在本实施例中，处理元件PEi有三条输入线Ri-1、Ri和Ri+1，对应于行i-1、i和i+1。为将(i，j)处的象素进行分类，采用前述方法，访问位于其3×3邻域内的象素。可以分别从输入线Ri-1、Ri和Ri+1获得在具有下标i-1、i和i+1的位置处的象素。还请注意在具有相同“j”下标的位置处的象素在同一时钟期间被激活，例如，(i-1，j)、(i，j)和(i+1，j)在同一时钟脉冲或瞬间期间(例如tj)被激活；然后(i-1，j-1)、(i，j-1)和(i+1，j-1)在时间或脉冲tj-1期间被激活，而(i-1，j+1)、(i，j+1)和(i+1，j+1)将在时间或脉冲tj+1期间被激活。
下表示出了用来计算a、b、c、d、e、f、g和h的象素以及该象素可用时的时钟脉冲，a、b、c、d、e、f、g和h用于将某一具体象素分类到前述专利申请的七类的一类中。
表1
例如，如所示地，可在第tj个时钟脉冲时计算a，b的值。为计算第tj个时钟脉冲时c、e和g的值，使用第tj-1个时钟脉冲时输入线Ri、Ri-1和Ri+1处和第tj个时钟脉冲时Ri处的数据。为实现这点，可以将输入线处的数据延迟一个时钟。本实施例中如图1所示的D型触发器20，D1、D2和D3实现了这一点。为计算h，d和f的值，使用第tj+1个时钟脉冲时输入线Ri、Ri-1和Ri+1处和第tj个时钟脉冲时Ri处的数据。因此，本实施例中D型触发器D2使输入线Ri处的数据延迟。
在本实施例中，比较器块30即Ci具有用于a、b、c、e和g的五个8位幅度比较器。在时钟脉冲ti处，Ci计算图像象素矩阵的位置(i，j)处象素的a、b、c、e和g值。在本实施例中，比较器块40即Ci+1具有用于d、h和f的三个8位幅度比较器。Ci+1计算(i，j)处象素在第tj+1个时钟脉冲处的d、h和f值。注意在时钟脉冲tj+1处，Ci计算对应于象素矩阵的位置(i，j+1)处象素的a、b、c、e和g值；Ci+1计算对应于(i，j-1)处象素在时钟脉冲tj处的d、h和f值。
在这个具体实施例中，h、d和f在a、b、c、e和g可用之后一个时钟脉冲可用。因此，这里由一组D型触发器50，D4将a、b、c、e和g延迟一个时钟脉冲。同样，在本实施例中采用三个二元信号值的总线宽度来用于a、b、c、d、e、f、g和h。具体而言，本实施例中幅度比较器的输出信号包括“+”、“-”或“0”。当然，在本实施例中，比较器电路的一条线会升高。
在本实施例中，a、b、c、d、e、f、g和h的输出信号随后被输入四个组合电路60，即P1、P2、P3和P4。这些电路分别将c和d、a和b、g和h以及e和f组合。本具体实施例的图3中更详细地示出的组合电路P1-P4实现了前述专利申请＿＿(代理人案号042390.P12797)图3中所示的表，但是在这方面所要求主题在范围上也并不受限。在本实施例中，沿着(a，b)、(c，d)、(e，f)或(g，h)中的任一方向，可能得到波峰、波谷、平台或未定类。所以，本实施例中每条线都是1位宽的四条输出线中，一条线可能升高，表示存在波峰、波谷、平台或未定类。
本实施例还使用了四个加法器70。这里如图1所示的CR、VA、PL和UN的1位输出线分别被输入波峰-加法器、波谷-加法器、平台-加法器和未定-加法器(以下也表示为加法器C、加法器V、加法器P和加法器U)。对于四个方向，本实施例都采用三位来表示加法器的和，以记录每个方向上都发生同样分类的情况。来自加法器的输出信号被输入查找表(LUT1)90，该表实现前述申请＿＿(代理人案号042390.P12797)的图4中的表所描绘的分类方案。当然，这可以通过许多方式中的任一种来实现，包括使用组合电路。所要求的主题在范围上并不限于具体的实现技术。
如图1和2中所示的电路块80，CK1有七条输出线CR、VA、PL、CV、VP、CP和UN。根据分类方案的查找表或组合电路实现，七条线中的一条会升高。
本实施例还包括这样的能力，即计算波峰、波谷和平台象素的平均灰度值，以在第二次扫描中将CV、VP、CP和UN型象素进行分类，如图2所示。当来自电路块CK1的七条输出线中的任一条升高时，输出线CR、VA或PL分别用来启动加法器C、加法器V和加法器P。输入线Ri被输入加法器C、加法器V和加法器P。基于至加法器的使能信号，选择加法器中的一个，例如加法器C、加法器V和加法器P，并完成相加。例如计数器C、计数器V和计数器P的计数器计算至各个加法器的使能信号的数目，由此给出图像-象素矩阵中存在的波峰、波谷和平台象素的数目。因而，例如加法器C和计数器C分别给出某一具体行中波峰象素灰度值的总和以及该行中这种波峰的数目。
在本实施例中，在整个图像象素矩阵都已被激活之后，将来自多个加法器C的输出值相加，并将来自多个计数器C的输出值相加。将来自加法器的总和除以计数器值的总和，从而得到平均波峰灰度值。对波谷和平台象素可以进行类似的操作。
第一次扫描后，图像象素矩阵中存在的m×n象素被分为七类。这些象素可以存储在临时存储器中以在第二次扫描中进一步处理。查找表(LUT2)120用来将七条输出线解码为如LUT2中所设定的预设值，以反映象素可能得到的分类。
因而，本实施例可用来实现用于计算灰度图像拓扑特征的VLSI体系结构。例如，图4图示了利用几个如前所述的PE实施例来处理4×5图像的实施例。这些拓扑特征可用来从灰度图像中提取二值图像。例如，如前述专利申请＿＿(代理人案号042390.P12797)中所述，这种二值图像随后可用于指纹分析，例如如前述专利申请＿＿(代理人案号042390.P12798)中所描述地，但是这仅仅是一个示例，所要求的主题在范围上并不限于使用这些申请的任一个中的方法。而且，这样的实施例也可用于其他情况，例如进行一般图像处理应用的边缘检测，例如可以与计算机视觉、模式识别和其他图像处理体系结构相结合。
当然应该理解到，虽然刚刚已描述了具体实施例，但所要求的主题在范围上并不限于具体实施例或实现。例如，一个实施例可以采用硬件的形式，而另一实施例可以采用软件的形式。同样，实施例可以采用固件的形式，或者例如采用硬件、软件或固件的任意组合的形式。同样，虽然所要求的主题在范围上并不限于这点，但一个实施例可以包括一个物件，例如存储介质。例如CD-ROM或硬盘这样的存储介质上可以存储指令，当例如计算机系统或平台，或例如成像系统或指纹图像系统这样的系统执行这些指令时，会导致执行根据所要求主题的方法实施例，例如如前所述的提供二值指纹图像的方法实施例。例如，图像处理平台或图像处理系统可以包括图像处理元件，图像输入/输出设备和/或存储器。
虽然这里已说明并描述了所要求主题的某些特征，但本领域的技术人员现在可想到许多改进、替换、改变和等同置换。因此，应该理解这点，即所附权利要求意在涵盖所有这些落在所要求主题的真正精神内的改进和变化。
权利要求
1.一种装置，包括处理单元；所述处理单元能够计算紧邻围绕一个象素的象素邻域中的灰度梯度。
2.如权利要求8所述的装置，其中所述处理单元包括三条输入线。
3.如权利要求9所述的装置，其中所述处理单元能够使所述邻域中所选象素的灰度数值延迟以计算所述灰度的梯度。
4.如权利要求8所述的装置，其中所述邻域包括3×3邻域。
5.如权利要求1所述的装置，其中所述处理单元能够至少部分基于所述紧邻围绕的邻域中的灰度梯度来将被围绕的象素分类。
6.如权利要求5所述的装置，其中所述处理单元能够至少部分基于所述紧邻围绕的邻域中的灰度梯度来将被围绕的象素划分到有限数量类别的一个中。
7.如权利要求6所述的装置，其中所述有限数量的类别包括波峰、波谷、平台和未定。
8.如权利要求7所述的装置，其中所述处理单元还能够至少部分基于所述紧邻围绕的邻域中未分类为未定的象素，将任意未定象素进一步分类为波峰、波谷或平台。
9.如权利要求1所述的装置，其中多组m个处理单元耦合在一起以处理具有m行和n列的图像。
10.如权利要求9所述的装置，其中所述多组m个处理单元被集成在集成电路芯片上。
11.如权利要求10所述的装置，其中所述集成电路芯片结合在图像处理系统内。
12.一种装置，包括多条输入线，用于将灰度象素信号值加到比较器和数字延迟锁存器的配置，所述比较器和数字延迟锁存器被耦合，以在操作中计算紧邻围绕所选象素的邻域中的灰度梯度是否是正的、负的或基本上为0。
13.如权利要求12所述的装置，其中所述多条输入线包括三条线。
14.如权利要求13所述的装置，其中所述数字延迟锁存器包括触发器。
15.如权利要求12所述的装置，其中所述配置包括三个数字延迟锁存器。
16.如权利要求12所述的装置，其中所述配置包括两个比较器块，每个块具有多个比较器。
17.如权利要求16所述的装置，其中所述块中的一个包括三个比较器，所述块中的另一个包括五个比较器。
18.如权利要求12所述的装置，其中所述输入线被耦合至所述配置，以在基本相同的时候来将同一列和紧邻的行中的象素信号值加到所述配置。
全文摘要
本发明公开了一种用于处理灰度图像的体系结构，包括比较器，用于检测一个所选象素周围的成对象素之间的梯度；和随后的组合电路，用于将所选象素分到多个类别(波峰、波谷、平台、未定)的一个中。该体系结构适于对指纹图像的预处理。
文档编号G06K9/56GK1554068SQ02817826
公开日2004年12月8日 申请日期2002年8月29日 优先权日2001年9月13日
发明者廷库·阿查里亚, 巴尔加布·巴塔查里亚, 帕尔塔·博沃米克, 阿里吉特·比什努, 贾扬塔·戴伊, 马来·孔杜, C·默西, 博沃米克, 戴伊, 孔杜, 布 巴塔查里亚, 廷库 阿查里亚, 特 比什努 申请人:英特尔公司