专利名称：调节电压和频率来使多处理器系统功耗最小的方法和装置的制作方法
技术领域：
本发明一般地涉及微处理器和计算机系统的领域。更具体地，本发明涉及调节电压和频率来使多处理器系统中的功耗最小的一种方法和装置。
背景技术：
近年来，个人计算机(PC)的价格已快速下降。于是，越来越多的消费者已能够利用更新和更快的机器。计算机系统在我们的社会中已变得更加普遍。但是随着新处理器的速度的增大，功率消耗也增大了。另外，由于必须从计算机系统散热，所以高功耗还导致热的问题。而且不像由交流电源供电的桌面计算机，笔记本计算机通常使用有限的电池电源。如果移动计算机在与桌面机器相同的性能水平下工作，那电源就会相对很快地耗尽。
为了在不加大与桌面计算机之间的性能差距的情况下，延长移动计算机的电池寿命，并且为了降低桌面机器的功耗，计算机制造商和设计者已提出了节省功率技术。一种降低功耗的尝试要求使用低功率电路器件。另一种节省功率的方法是使用软件，来控制系统功率和关掉不需要的系统设备。已经发展了几种电压/频率调节方案来使移动处理器的电池寿命最长，包括Intel的SpeedStepTM技术。
但是即使设计者慢慢地降低整个系统的功率需求，处理器的功率要求通常还是保持不变。另外，现有的方案通常针对移动产品。使得处理器工作频率大大降低的现有方法，是通过调节总线比率来做到的。由于显著的性能影响，这种方法在服务器产品中并不可行。必须针对桌面和服务器部分处理器的功率降低来发展新的方案。
本发明在附图的图中通过示例而非限制地来图示本发明，附图中类似的标号指示类似的元件，其中图1是形成有处理器的多处理器计算机系统的方框图，所述处理器包括根据本发明的、调节电压和频率来使功耗最小的机制；图2是处理器的方框图，所述处理器包括根据本发明的、调节电压和频率的机制；和图3的流程图表示了根据本发明的一种方法实施例，其用于调节电压和频率来使多处理器系统中的功耗最小。
具体实施例方式
公开了一种方法和装置，其调节电压和频率来使多处理器系统中的功耗最小。这里描述的实施例是在微处理器的上下文中进行描述的，但并不限于此。虽然参考处理器来描述以下的实施例，但其他实施例可应用到其他集成电路或逻辑器件。本发明的相同技术和教导可以轻易地应用到，可从节省功率受益的其他类型的电路或半导体设备。
在以下说明中，为了解释而给出了大量具体细节，以提供对本发明的透彻理解。但是，本领域普通技术人员将意识到这些具体细节并不是实现本发明所必须的。在其他情况下，未具体详细地给出公知的电子结构和电路，以免不必要地混淆本发明。
当今的许多微处理器在正常工作期间消耗大量的功率。这种功耗还导致了功率耗散的问题。处理器和系统一般都设计成在设定的热限值(envelope)中工作。随着性能和功率要求的增加，该限值通常可能会被推到极限，甚至超过。在移动领域，已经发展了多种不同方案来解决这个问题。但是，由于系统和性能要求，这些方案同样都不能应用到桌面和服务器环境。
例如，开发来使移动处理器的电池寿命最长的几种电压/频率调节方案，通过调节总线比率来使得处理器工作频率大大降低。这样大大降低频率在服务器产品中并不可行，因为很大的频率降低会有显著的性能影响。更小的频率降低范围使得调节总线比率不切实际，因为更小的范围无法提供足够的粒度(granularity)。另外，一般通过将系统电源由电池变为主电源来触发移动处理器电压/频率调节方案，反之亦然。大多数这些调节方案也在软件控制下工作，而其他的还需要用户控制。
另一方面，服务器环境无法简化用户输入的需要。服务器还在没有恒定主电源的情况下工作。在多处理器实现中，软件难以完全控制系统中每个处理器的电压和频率。需要一种新技术来解决这些需求，该技术中每个独立处理器可对其本身的电压和频率工作点具有本地、独立的控制。本发明实施例中的电压/频率工作点由片上控制器确定，而不像某些现有方法中由软件小程序确定。控制器的一个实施例选择工作点，以最大化性能同时又不超过热功率极限。这样，系统就能够更快地响应服务器处理器中的电涌(power surge)。
本发明的实施例为多处理器服务器提供电源管理能力。本发明实施例的应用可以使N路多处理器服务器的总功耗最小，同时还提供所需的性能。对于增大机架安装服务器的处理器密度，该特征可能是重要的。每个处理器管理其自身的功率耗散，而系统软件对于在N路多处理器系统中如何消耗功率，具有高级别的控制。
其他实施例也可在单处理器桌面系统中使用。本发明的频率/电压调节机制可允许单个处理器设计在多个频率下工作。这些不同的频率可对应于顾客所要的不同性能水平。一个处理器管芯可被设置成在1.6千兆赫(GHz)下工作，而来自相同晶片的另一个管芯可被设置成在1.5GHz下工作，另一个在1.4GHz。例如，可以在制造过程中生产一种处理器设计。然后，在制造后被交付给顾客之前，处理器被设置成在一个特定频率下工作。有效的工作点被编程到熔断器阵列(fuse array)或存储器中。这样处理器就能够提供该特定计算机系统所需的性能了。
现在参考图1，示出了一种示例的计算机系统100。系统100包括诸如处理器的部件，其根据本发明，采用对其电压和频率的调节来使功耗最小，如这里所描述实施例中那样。系统100代表了这样的处理系统，其基于可从加利福尼亚Santa Clara的英特尔公司获得的PENTIUMIII、PENTIUM4、ItaniumTM微处理器，虽然也可使用其他系统(包括具有其他微处理器的PC、工程工作站、机顶盒等等)。在一个实施例中，示例系统100可运行可从华盛顿Redmond的微软公司获得的一种版本的WINDOWSTM操作系统，虽然也可使用例如其他的操作系统和图形用户界面。这样，本发明就不限于任何特定的硬件电路和软件的组合。
本改进不限于计算机系统。本发明的其他实施例可在其他设备中使用，例如手持设备和嵌入式应用。手持设备的一些例子包括蜂窝电话、互联网协议设备、数字照相机、个人数字助理(PDA)以及手持PC。嵌入式应用可包括微控制器、数字信号处理器(DSP)、片上系统、网络计算机(NetPC)、机顶盒、网络集线器、广域网(WAN)交换机、或使用其他实施例的最小化功耗机制的任何其他系统。
图1是形成有处理器102的多处理器计算机系统100的一个实施例的方框图，处理器102包括根据本发明用于调节电压和频率来最小化功耗的机制。在多处理器系统的上下文中描述本实施例，但其他实施例可包括在单处理器桌面或服务器系统中。系统100是中心体系结构的一个示例。计算机系统100包括处理数据信号的处理器102。处理器102可以是复杂指令集计算机(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器、实现指令集组合的处理器、或诸如数字信号处理器的其他处理器设备。图1示出了在多处理器系统100中实现的本发明实施例的一个示例。但是，应理解其他实施例也可以实施为具有单处理器的系统。处理器102耦合到处理器总线110，处理器总线110在处理器102和系统100中的其他部件之间传输数据信号。系统100的元件执行其在本领域熟知的传统功能。
在一个实施例中，处理器102包括内部高速缓冲存储器104。取决于体系结构，处理器102可具有单个内部高速缓存，或者诸如一级(L1)和二级(L2)高速缓存的多级内部高速缓存。传感器106和频率/电压控制器单元108也位于处理器102中。传感器监控芯片的总功耗，并且如果需要可以触发电压/频率调节。传感器106可位于管芯或处理器模块上。频率/电压控制器机构108的其他实施例也可用于微控制器、嵌入式处理器、图形设备、DSP和其他类型的逻辑电路中。
对于图1中的多处理器系统100的实施例，每个处理器102都能够通过管芯上功率传感器106和硬件控制器108，来控制其自身的电压和频率工作点。本实施例的功率传感器106监控处理器102的功耗，并向控制器108发送数字编码的值。传感器106可测量处理器的当前消耗或者芯片的温度。控制器108可根据当前的工作电压和电流来计算功耗。功率传感器106的另一个实施例可通过监控进入处理器执行流水线的指令，来监控处理器计算负荷或活动。控制器108还可从处理器102之外的传感器接收输入。
系统100包括存储器120。存储器120可以是动态随机访问存储器(DRAM)设备、静态随机访问存储器(SRAM)设备、闪存设备或其他存储器设备。存储器120可存储由可被处理器102执行的数据信号代表的指令和/或数据。高速缓冲存储器104可位于处理器102中，其存储存在存储器120中的数据信号。或者，在另一个实施例中，高速缓冲存储器可位于处理器102之外。
系统逻辑芯片116耦合到处理器总线110和存储器120。图示实施例中的系统逻辑芯片116是存储器控制器中心(memory controller hub，MCH)。处理器102经由处理器总线110来与MCH 116通信。MCH 116向存储器120提供高带宽的存储器通路118，以用于指令和数据存储以及图形命令、数据和结构的存储。MCH 116指挥处理器102、处理器120和系统100中的其他部件之间的数据信号，并桥接处理器总线110、处理器120和系统I/O 122之间的数据信号。在一些实施例中，系统逻辑芯片116提供图形端口，用于耦合到图形控制器112。MCH 116通过存储器接口118耦合到存储器120。图形卡112通过加速图形端口(AGP)互连114耦合到MCH 116。
系统100使用专用中心接口总线122来将MCH 116耦合到I/O控制器中心(ICH)130。ICH 130提供对某些I/O设备的直接连接。一些例子是音频控制器、固件中心(快速BIOS)128、数据存储124、包含用户输入和键盘接口的传统I/O控制器、诸如通用串行总线(USB)的串行扩展端口、和网络控制器134。数据存储设备124可包括硬盘驱动器、软盘驱动器、CD-ROM设备、闪存设备或其他大容量存储设备。系统100还包括可向上述部件供应电流和吸入电流的电源。
对于系统的另一个实施例，频率/电压调节功耗机制的一种实现可以使用在片上系统中。片上系统的一个实施例包括处理器和存储器。这样一个系统的存储器是闪存。闪存可以位于与处理器和其他系统部件相同的管芯上。此外，其他逻辑块也可位于片上系统上，例如存储器控制器或图形控制器。通过在片上系统上包括本发明的一个实施例，频率/电压控制器可调节处理器频率和电压来最小化功耗。
图2是处理器102的方框图，处理器102包括根据本发明的调节电压和频率的机制。处理器电压和频率必须一起来调节以保持正确操作。不降低时钟频率就无法降低电压。如果不改变频率就降低电压水平，那么可能产生速度通路错误(speed path error)。可以基本上即时地调节时钟频率。另一方面，电压对调节的响应时间较慢。该机制需要在调节期间监控频率和电压水平，以保证性能不受影响。
在本实施例中，处理器102包括管芯/封装传感器106和控制器108。本实施例的传感器106监控处理器102中正消耗的电流量。控制器108可根据此电流消耗来计算正被处理器102消耗的功率。处理器还可具有多于一个的管芯上或封装上的传感器。对于其他实施例，传感器106可监控温度和/或处理负荷。另外，传感器106可与处理器模块相分离。来自传感器106的输出通过滤波器208而被传播到控制器108。滤波器208是低通滤波器，其保证控制器108不对可能来自传感器106的任何小干扰作反应。滤波器208保证在激活控制器108采取行动之前，传感器106可靠地指示传感器106处情况的变化。本实施例的滤波器208有可编程的阈值，并可对不同设置来被调节。
本实施例的控制器108可接收来自多个来源的输入。外部硬件引脚201提供引脚信号202。此外部引脚允许用户或系统绕开软件控制，而将控制信号直接发送到频率/电压控制器108。此引脚信号202可以是硬件或软件中断。引脚信号202通过滤波器204耦合到控制器108。滤波器204是低通滤波器，其保证控制器108不对可能来自引脚信号202的任何小干扰作反应。滤波器204保证在激活控制器108采取行动之前，传感器106可靠地指示引脚信号202上情况的变化。本实施例的滤波器204有可编程的阈值，并可对不同设置来被调节。控制器108还接收软件输入210。系统管理软件可提供软件输入210来改变控制器108的操作。系统可以告知各单个处理器102，其是否需要慢下来并降低功耗。
本实施例的控制器108独立于用户控制操作，但也可通过控制寄存器来接收来自系统软件的命令。软件可通过该控制寄存器中的一个位来禁止自动电压/频率调节。类似地，软件可覆盖(override)传感器输入。软件也可通过降低电压/频率的工作点来促使处理器102到达更低的功率状态。为了维持高的性能，需要保持处理器频率尽可能地高。通过操纵该控制寄存器中的位来进行这种调节。一些现有技术方案在检测到并超过触发温度时使时钟停止。即使系统继续工作，处理器也关闭进入睡眠状态。本发明的方法使时钟保持运行在更低的频率下。
对于本发明的这个实施例，作为安全措施，不允许软件控制提高处理器的工作点。提高处理器工作点可使得处理器超过热限制或者损坏处理器。但是，如果用户在测试其他的热保护机制，或者如果系统软件例如通过系统管理热监控功能而具有关于管芯温度的精确信息，本发明的另一个实施例可允许软件控制提高工作点。
在处理器102中还包含熔断器阵列214和输出寄存器216、218。本实施例的熔断器阵列214是位于处理器102上的存储器，并包含与基于不同频率和电压点的工作点有关的信息。控制器108在启动期间加载该数据，并根据当前的功率情况使用此信息来调节处理器工作点。本实施例的控制器108读取熔断器阵列214，其对以下参数的最小、最大、和缺省或唤醒值进行二进制编码工作电压、工作频率和电压/频率调节步长。电压/频率调节步长是控制器被设计来步进通过的成对工作电压/频率点。在正常操作期间，控制器108读入传感器值并确定处理器102正消耗多少功率。控制器108将此功耗值与从熔断器阵列214加载的所存储工作点比较，以确定维持在允许或可承受的功率和热限值内的同时，什么样的处理器频率和电压点将允许最优性能。
控制器108将所选工作频率和电压，在本实施例中作为8个控制位输出到输出寄存器216、218。其他的实施例可按需要具有不同数量的控制位。更多的位允许频率和电压调节中更精细的粒度。这样不同的比率都是可以的。例如，某些位设置可使得频率从5％变化到10％到15％。输出位的高4位被驱动到电压标识(VID)寄存器216。VID寄存器216中的值被用来调节由电压调整器模块(VRM)220所提供的电压。VRM向处理器102供应功率。取决于VID值，VRM可增大或降低供应电压。输出位的低4位被驱动到频率控制寄存器218。频率控制寄存器218中的值被用来调节时钟信号的频率，该时钟信号由主锁相环(PLL)中的电压控制振荡器(VCO)222生成。取决于频率寄存器218中的值，PLL/VCO 222可增大或降低时钟频率。本实施例的输出寄存器216、218还是软件可见的，并实时反映电压和频率值。电压和频率两者都在处理器102继续正常工作的同时来调节。这样不会导致性能损失。
本示例的时钟生成器电路222能够在未锁定时改变频率。这样这里的PLL调节不会产生重锁定时间的不利。不必等待PLL重锁定就调节时钟频率。这对于必须在任何时间内都可用的服务器是很关键的。不同于现有方案的频率调节方法，本发明的此方法不改变总线比率。总线比率的改变将引起服务器环境中处理器的性能显著下降。在PLL频率慢慢调节变大或变小的同时，本方法的总线比率保持相同。
来自外部引脚201的输入和软件输入210可驱使控制器。引脚信号202可促使控制器108向寄存器216、218输出特定的频率和电压设置。类似地，软件输入210可使得控制器108选择不同于根据传感器值而确定的工作点。对于当前实施例，引脚信号202和软件输入210被允许来将频率和电压设置，移动到比熔断器阵列所存储的工作点中所指示的更小的值。作为安全措施，本实施例的硬件输入202和软件输入210被限制不能促使控制器将频率和电压调节到更高的工作点。在比所允许的更高的频率和电压下操作处理器，可能使得处理器102超过安全功率和热限值，可能导致错误或损坏。
对于本实施例，控制器108在独立于主处理器时钟的低频率时钟上工作。在正常操作期间，控制器读取功率传感器值和软件控制寄存器。传感器值和寄存器内容用熔断器表来评估，以计算处理器的新电压/频率工作点。新的电压/频率时钟随后被载入输出寄存器来生效。本实施例的控制器108可通过控制寄存器而被关闭。用户可经由外部软件控制来重写输出寄存器。
图3的流程图表示了根据本发明的一种方法实施例，其用于调节电压和频率来使多处理器系统中的功耗最小。此例子一般地描述了一个实施例的频率/电压调节机制的操作。在步骤302，控制器在启动时加载来自存储器的频率和电压数据。这些数据包括对于不同工作点的有效频率/电压对。这样，该机制可以根据当前给定的功耗水平，来查找频率和电压控制位应该被设置成什么。对于本实施例，此频率/电压信息存储在处理器上的熔断器阵列中。这些数据也可存储在处理器之外或者在另一个存储器中。
在控制器被配置之后，该机制进入正常操作。在步骤304，查询传感器。所使用传感器的数量和类型取决于具体实施例。例如，传感器可传感电流、功率、温度或处理负荷。类似地，多于一种类型的传感器可被用在处理器上。在步骤306查询硬件输入。硬件输入可以是来自系统的外部硬件引脚。在步骤308，查询软件输入。一个实施例的软件输入是来系统管理软件或操作系统的软件信号。
在步骤310评估传感器值以及硬件和软件输入。该机制确定处理器正在消耗多少功率。根据处理器功耗，控制器可为处理器找到合适的工作点。在步骤312，该机制决定处理器的工作点是否应被调节。本实施例的控制器将功耗值与存储在存储器中的值表比较，来确定频率和电压应该被设置成多少。如果频率和电压值和当前值相同或相近，或者在可接受的范围内，那么不应调节处理器的工作点。该机制继续监控处理器并查询传感器和输入。如果频率和电压值不同于当前值，那么就应该调节处理器工作点。
在步骤314该机制输出新的频率和电压设置。已根据所需的工作点挑出这些设置。对于一个实施例，选择这些设置以在最小化处理器功耗的同时，提供最优的处理器效率。在步骤316，新的频率和电压设置分别在时钟生成器和电源处生效。该机制继续监控处理器，并评估传感器和输入进一步的变化。
已在单处理器的上下文中描述了图3的示例。在多处理器系统中，本方法可在每个处理器中并行运行。例如，每个处理器可独立于系统中的其他处理器，来调节其自身的频率和电压设置。但是，整个系统软件可具有控制所有处理器的能力，这或者通过硬件引脚或软件输入，例如步骤306和308中的那些。
在以上说明中，已参考其具体示例实施例描述了本发明。但是很清楚，可做出其各种改进和变化，而不偏离所附权利要求中给出的本发明更广泛的精神和范围。于是，说明书和附图应认为是说明性的而非限制性的。
权利要求
1.一种方法，包括确定功耗值；评估所述功耗值以获得新的工作点；比较所述新工作点与当前工作点；以及如果所述新工作点不同于所述当前工作点，则对应于所述新工作点来调节频率设置和电压设置。
2.如权利要求1所述的方法，还包括从存储器加载多个工作点的频率和电压数据，其中每对频率和电压数据对应于单个工作点。
3.如权利要求1所述的方法，其中确定功耗值的步骤还包括查询传感器。
4.如权利要求3所述的方法，其中所述传感器将获得指示正消耗多少功率的功耗值。
5.如权利要求3所述的方法，其中所述传感器将获得指示正消耗多少电流的电流值。
6.如权利要求5所述的方法，其中所述电流值被用来计算功耗值。
7.如权利要求1所述的方法，其中所述评估步骤还包括查询系统和用户输入，所述输入覆盖所述功耗值并影响所述新工作点的选择。
8.如权利要求2所述的方法，其中所述评估步骤还包括使用所述功耗值，来在所述频率和电压数据中为所述新工作点查找频率设置和电压设置。
9.如权利要求8所述的方法，其中所述调节步骤还包括将所述频率设置和所述电压设置输出到控制寄存器，所述频率设置调节时钟生成器的信号输出，所述电压设置调节电源的电压输出。
10.如权利要求9所述的方法，其中所述评估步骤还包括确定所述功耗值是否在允许范围内。
11.如权利要求10所述的方法，其中所述新工作点被选择为具有在所述允许范围内的新功耗值。
12.如权利要求3所述的方法，其中所述传感器监控温度和工作负荷。
13.一种处理器，包括控制器，用于调节处理器电压和处理器频率；耦合到所述控制器的传感器，所述传感器测量所述处理器的功耗并提供功耗值；耦合到所述控制器的存储器，所述存储器存储多个对应于具体工作点的频率和电压设置；和耦合到所述控制器的控制寄存器，所述控制寄存器从所述控制器接收频率设置和电压设置。
14.如权利要求13所述的处理器，其中所述控制寄存器以所述频率设置来驱动时钟生成器，所述频率设置调节所述时钟生成器的时钟信号输出。
15.如权利要求14所述的处理器，其中所述控制寄存器还以所述电压设置来驱动耦合到所述处理器的电源，所述电压设置调节所述电源的电压输出。
16.如权利要求15所述的处理器，还包括耦合到所述控制器的硬件引脚，所述引脚提供硬件中断信号来改变所述控制器的操作。
17.如权利要求16所述的处理器，还包括接收到所述控制器的软件输入的软件寄存器，所述软件输入提供对所述控制器的软件控制并改变所述控制器的操作。
18.如权利要求17所述的处理器，其中所述存储器是存储数据表的熔断器阵列，所述数据表包括对应于所述具体工作点的多对频率和电压设置。
19.如权利要求18所述的处理器，其中所述控制器包括逻辑，所述逻辑评估所述功耗值，选择新的工作点，并确定是否将所述处理器的当前工作点改变到所述新的工作点。
20.如权利要求19所述的处理器，其中所述当前工作点包括第一频率设置和第一电压设置，而所述新的工作点包括第二频率设置和第二电压设置。
21.如权利要求20所述的处理器，其中所述控制器包括逻辑，所述逻辑将所述第二频率设置和所述第二电压设置输出到所述控制寄存器。
22.如权利要求21所述的处理器，还包括耦合到所述控制器的第二传感器，所述第二传感器测量所述处理器的电流消耗；耦合到所述控制器的第三传感器，所述第三传感器测量所述处理器的温度；和耦合到所述控制器的第四传感器，所述第四传感器测量所述处理器的处理负荷。
23.一种系统，包括耦合到总线的第一存储器；耦合到所述总线的处理器，所述处理器还包括控制器，用于调节处理器电压和处理器频率；耦合到所述控制器的传感器，所述传感器测量所述处理器的功耗并提供功耗值；耦合到所述控制器的第二存储器；和耦合到所述控制器的控制寄存器，所述控制寄存器从所述控制器接收频率设置和电压设置；耦合到所述处理器的电源，所述电源从所述控制寄存器接收所述电压设置，所述电源响应于所述电压设置来调节其电压输出。
24.如权利要求23所述的系统，其中所述处理器还包括时钟生成器，所述时钟生成器接收来自所述控制寄存器的所述频率设置，所述时钟生成器响应于所述频率设置来调节其时钟信号输出。
25.如权利要求24所述的系统，其中所述处理器还包括耦合到所述控制器的硬件引脚，所述引脚提供硬件中断信号来改变所述控制器的操作。
26.如权利要求25所述的系统，其中所述处理器还包括接收到所述控制器的软件输入的软件寄存器，所述软件输入提供对所述控制器的软件控制并改变所述控制器的操作。
27.如权利要求26所述的系统，其中所述控制器包括逻辑，所述逻辑评估所述功耗值，选择新的工作点，并确定是否将所述处理器的当前工作点改变到所述新的工作点。
28.如权利要求27所述的系统，其中所述当前工作点包括第一频率设置和第一电压设置，而所述新的工作点包括第二频率设置和第二电压设置。
29.如权利要求28所述的系统，其中所述第一存储器存储多个对应于具体工作点的频率和电压设置。
30.如权利要求28所述的系统，其中所述第二存储器存储多个对应于具体工作点的频率和电压设置。
全文摘要
一种方法，用于调节电压和频率以使处理器中功耗最小。一个实施例的方法包括确定功耗值。功耗值被评估来获得新的工作点。新工作点与当前工作点比较。如果新工作点不同于当前工作点，则调节频率设置和电压设置来对应于新工作点。
文档编号G06F1/08GK1739080SQ02819236
公开日2006年2月22日 申请日期2002年9月27日 优先权日2001年9月28日
发明者戴维·艾尔斯, 斯特凡·鲁苏, 詹姆斯·伯恩斯 申请人:英特尔公司