专利名称：设置外围ic中的操作参数的方法和用于执行该方法的设备的制作方法
技术领域：
本发明涉及一种设置外围IC中的操作参数的方法，其中，通过总线连接将操作参数从中央IC传送到外围IC。本发明还涉及一种用于执行所述方法的设备。
背景技术：
存在增加在家庭中和消费电子领域中增加电子设备的数字化的连续和平稳增长的趋势。作为此发展的一部分，还正在对家庭中不同数字设备的联网进行努力，从而进一步增加其功能性。已经规定了诸如IEEE1394总线、电源线总线、USB总线、因特网等基于有线的总线系统，并且已经得到了非常多的应用。
然而，还正在对家庭中的设备的无线联网标准进行集中的工作。将所谓的HIPERLAN类型2引用为允许设备的无线联网的系统的实例。事实上，在ETSI/BRAN标准中已经规定了该系统。该ETSI标准的准确标题是Broadband Radio Access Network(BRAN)；High Performance RadioLocal Area Network(HIPERLAN)Type 2。该完整的标准包括多个部分，每一个部分能够以其最新的版本从ETSI定购。按照该系统的数据传输发生在5GHz的范围内。HIPERLAN2设备包括相应的HIPERLAN2接口，用于同时提供发送和接收功能。在单个信道上的数据传输的最大速度是32兆比特每秒。利用功能强大的正交频分复用(OFDM)传输方法来实现该传输速度。以下的数字调制方法可以用于各种子载波BPSK、QPSK、16QAM和可选的64QAM。利用这些数字调制方法，当接收时至关重要的是，按照所定义的方式来设置在解调器输入端的信号幅度。由于必须利用两个集成电路来构造HIPERLAN2接口，其中一个集成电路(所谓的前端IC)是模拟IC，具有调谐器和混频器电路，而另一个集成电路(基带处理器)是数字IC，因此，在数字IC中确定实际信号幅度，但是，必须在模拟IC中设置接收增益。出于这个目的，因此，必须能够将数据从数字IC传送到模拟IC。无论何时，还应该尽可能地避免作为施加表现出不可靠的设置值的结果而产生的增益设置中的波动。还需要在数字IC和模拟IC之间的简单的总线连接，利用尽可能少的导线或线路。由于优选的是，使增益设置变得有效而不存在非常长的延迟，数据传输还必须非常快。
发明内容
本发明满足如权利要求1和4所述的措施的前述要求。除了针对接收增益设置的工作寄存器之外，通过在模拟IC(之后还被称为外围IC)中包括预寄存器，可靠地避免了前述的设置波动。所述的预寄存器可以缓存在模拟IC和数字IC之间通过总线连接传输的设置值。仅当通过总线连接从数字IC(此后还被称为中央IC)中发送了相应的传输信号(有效信号)时，将该设置值传送到工作的寄存器。如果在传输设置值期间，在基带处理器中以下情况变得明显已经发送的设置值实际上是不稳定的，或者确定了另一设置值，基带处理器可以确定不传输针对预先设置值的传送信号，而将新的设置值直接传送到模拟IC。然后，该值用于重写预寄存器的内容，因此，不使用预先写入值。将在预寄存器中所包括的设置值传送到工作寄存器，并且仅当通过总线连接发送传送信号时，所改变的增益设置可以变为有效。一个设置值可以被多次连续地写入到预寄存器，而无需发生向工作寄存器的传送。结果，在模拟IC中总是包含电流设置值，从而能够快速地响应改变的接收条件，而如果以下情况变得明显最好是保持在工作寄存器中预先存在的值，则仍然可以快速地抑制已经传输的设置值。因此，如由数字调制方法所要求的那样，用于设置接收增益的过程是非常灵活的。
从属权利要求包括对根据本发明的方法和设备的有利发展和改进。有利地，将外围IC和中央IC之间的总线连接实现为利用数据线、控制线和时钟线的串行总线连接，其中，通过控制线来传输传送信号。该串行总线连接仅需要三条线路，从而确保了较低的电路复杂性，并减少了正在引入的干扰信号的可能性。有利地，该串行总线连接的控制线还用于传送针对从中央IC到外围IC的数据传输的启动信号。因此，控制线具有双重功能。
在附图中示出并且在以下描述中详细解释了本发明的典型实施例。
在附图中图1示出了根据本发明的设备的方框图；图2示出了用于中央IC和外围IC之间的数据传输的总线接口、以及在外围IC中与其相连的控制寄存器的方框图；图3示出了从中央IC到外围IC的数据传输的信号图；图4示出了从外围IC到中央IC的数据传输的信号图。
具体实施例方式
图1示出了在方框图中的HIPERLAN2接口的组件。参考符号10表示天线或天线系统，该系统具有在接收模式和发送模式之间的转换开关。参考符号11表示离散组件，在其中对RF信号进行处理，包括发送和接收滤波器和在天线电缆(同轴电缆)和前端IC 12之间的平衡变压器。将前端IC 12划分为RF部分13和用于产生中频的转换器部分14。为了可靠地防止图像频率接收，优选地，在接收电路中实现了向第一和第二中频进行转换的双转换超外差原理。发送和接收路径具有分离的滤波器和放大器级。两个分离的PLL合成调谐器用于在发送和接收路径上进行调谐。前端IC 12的另一组件是串行总线接口，用于向/从基带处理器15的数据传输。针对发送路径的输出放大器在图1中由参考符号18表示，并且是对于作为外部的前端IC的离散组件。可以由基带处理器15通过模拟线路来设置所述的输出放大器。然而，接收增益的细调由前端IC的RF部分13的附加发送放大器来实现。针对接收路径的放大器设置在前端IC中，并且是可调的。前端IC 12不具有专用的时钟发生器来将设置值传送到相关的工作寄存器中。因此，通过串行总线连接19来传送该时钟。
中央IC 15的主要组件是功能强大的处理器，其利用软件来实现HIPERLAN2协议的上层。特别地，这涉及在网络层(数据链路控制层)之上的层。相同的处理器还负责利用OFDM方法来调制和解调要发送或接收的信号。外围IC 15的另一集成组件是AD转换器，用于将由前端IC12所输出的中频信号转换为数字信号。中央IC 15同样包括DA转换器，用于将数字调制后的信号转换为相应的模拟信号。设置了外部SDRAM存储器模块16，用于存储数据。将所需的软件程序存储在闪速存储器17中，所述闪速存储器17也是外部存储器。还在中央IC上设置了针对IEEE1394总线的接口或以太网总线接口的总线连接。
图2示出了前端IC 12的一部分，特别是总线接口20和与其相连的状态与设置寄存器。所述总线接口20包括移位寄存器21，具有8比特的寄存器宽度；以及总线控制器22，可以利用相应的硬件作为状态功能来实现。还示出了作为分立组件的总线驱动器23，并且针对从外围IC到中央IC的发送模式而激活。如先前所提到的，总线连接自身包括三条线路。数据传输线路Data直接与移位寄存器21的输入端相连。总线驱动器23的输出端也与该数据线相连。相反，移位寄存器21的输出与总线驱动器23的输入相连。总线连接的控制线由图2中的单词Start示出。该线路与控制器22相连。由于前端IC不包括专用时钟发生器，将时钟线(CLK)设置为总线连接上的第三线路，以便防止对RF信号的干扰效果。该时钟线与移位寄存器21和总线控制器22的时钟输入同时相连。除了具有2比特宽度的状态寄存器29之外，前端IC包括具有8比特宽度的PLL1寄存器27和具有4比特宽度的PLL2寄存器28。PLL1寄存器27用来设置PLL，所述PLL稳定用于在接收模式期间将RF信号转换为第一中频的频率，或者稳定用于在发送模式期间将中频信号转换为RF信号的频率。
在PLL2寄存器28中的设置值用于适当地设置PLL，所述PLL稳定用于在第一中频的接收信号转换为在二中频的接收信号的混频器的频率。在发送模式下，该设置值用于稳定当将在第二中频的发送信号转换为在第一中频的发送信号的混频器的频率。
两个PLL寄存器27和28均为只读寄存器。寄存器27和28的并行输出与相应的可编程分频器(未示出)进行硬接线。将针对两个PLL的锁定状态输入到状态寄存器29中。
前端IC 12还包括TXGain寄存器26。该寄存器同样具有8比特的宽度。将针对发送模式的增益设置写入到该寄存器中。寄存器的并行输出相应地与不同的发送放大器(未示出)进行硬接线。
此外，针对接收模式设置了RXGain寄存器25。该寄存器是用于接收增益设置的工作寄存器。该寄存器也具有8比特宽度。该寄存器25的并行输出也与RF路径中的相应接收放大器(未示出)进行硬接线。根据本发明，还设置了第二寄存器，用于接收增益设置，并且充当预寄存器。该寄存器在图2中作为RXGain预载寄存器24示出。该寄存器具有8比特的宽度，类似于RXGain寄存器25。将预寄存器24的并行输出与RXGain寄存器25的相应并行输入相连。寄存器24、26、27和28与移位寄存器21的并行输出相连。在该结构中，PLL2寄存器28仅与移位寄存器21的四个最高有效比特相连。移位寄存器21的三个最低有效比特也单独与总线控制器22相连。这三个比特用于在数据传输期间将寄存器写入地址从中央IC传送到外围IC。现在将更加详细地描述写入寄存器24、26、27和28之一的写入操作。在图2中还示出了写入寄存器24、25、26、27和28的地址线，并且该地址线从总线控制器22引到相关寄存器。这些地址线同时还充当写入使能信号，从而可以将在并行输入端等待的数据传送到寄存器。
在状态寄存器29的情况下，可以省略到该寄存器的地址线和相应的读取信号，这是由于状态寄存器的并行输出通过复用器与移位寄存器21的两个最高有效比特持久相连，并且可以利用从总线控制器22端到复用器的使能信号(Load_Status)来实现向移位寄存器21的状态寄存器内容的传送。
现在将参考图3所示的信号图，更为详细地描述从中央IC 15到外围IC 12的操作参数的数据传输处理。图3中的顶部线示出了中央IC 15工作的系统时钟。该时钟频率是160MHz。该时钟频率用于获得用于外围和中央IC之间的数据传输的时钟CLK。出于该目的，该系统时钟以因子4逐步下降，从而给出了40MHz的时钟频率来进行数据传输。通过在启动线Start发送启动脉冲，由中央IC 15启动数据传输。如图3所示，启动脉冲的长度对应于40MHz处的数据传输时钟的时钟脉冲周期的一半。如果同时检测到时钟线上的高电位，启动脉冲的上升沿复位总线控制器22。以在启动脉冲的上升沿之后的总线时钟的后沿开始，在数据线Data上传送针对写入操作的寄存器写入地址。每一个比特的抽样时刻由垂直虚线来表示。在所有情况下，该垂直虚线与总线时钟(CLK)的上升沿一致。在总线控制器22中对启动时钟之后的时钟周期进行计数。利用在启动脉冲之后的第三时钟周期的后沿，在总线控制器22中对由移位寄存器21的三个最低有效比特表示的寄存器写入地址进行内部解码，并且在总线控制器22中内部设置针对相应地址线的保留触发器。操作参数的数据传输紧随在寄存器写入地址的数据传输之后。在所有情况下，将八个比特作为操作参数来传输。因此，将全部十一个比特移位到移位寄存器21中，其中，当完成数据传输时，仅最后的八个比特保留。到此时为止，与寄存器写入地址有关的前三个比特已经移出了移位寄存器21，因而不再可用。利用八个数据比特的传输的最后的时钟周期的后沿，总线控制器22产生了写入脉冲xxx_write。与除了引到工作寄存器25的地址线(rxg_valid)之外的所有地址线并行地对该写入脉冲进行路由。然而，仅在当解码地址时通过设置保留触发器所预先选择的地址线上，允许写入脉冲通过。结果，寄存器写入脉冲仅到达所选择的寄存器，其中，该脉冲使在该寄存器的并行输入端等待的数据被传送到该寄存器中。如果所选择的寄存器是预寄存器24，则在该寄存器中的设置值还未对此时的接收增益设置产生影响。在这种情况下，仅在启动线上的另外的脉冲之后，将预寄存器24中所保存的值传送到下一个寄存器25。该传送脉冲与启动线上的前述启动脉冲没有不同。然而，应该注意，由于以下事实，该传送脉冲区别于启动脉冲，所述事实为在产生该脉冲的时刻，将时钟线(CLK)切换到低电平，而在有效启动脉冲的情况下，在时钟线(CLK)上存在高电位。由此，能够通过逻辑组合时钟线和启动线，产生在另一线(xxx_valid)上产生拷贝脉冲，其中该拷贝脉冲仅路由到工作寄存器25的地址线上，并且出于该目的，无需预先设置保留触发器。如果安全性或可靠性这样要求，还按照以下的方式来实现该结构，所述方式为仅当已经预先设置了针对预寄存器24的保留触发器时，允许拷贝脉冲到达工作寄存器的地址线上。在整个写入周期内，禁用总线控制器22的控制线Output_Enable，即，该控制线处于低电位。
现在将参考图4，更详细地描述用于读取外围IC 12中的状态信息的操作。该数据传输也从中央IC 15中发起。针对图4中的线路，使用与图3相同的名称。中央IC 15利用启动线上的启动脉冲，再次启动数据传输。然后，将状态寄存器读取地址传送到外围IC 12。由其中传送最后的地址比特的时钟周期的后沿来激活总线驱动器23的Output_Enable线。同时，控制线Load_Status用于针对状态寄存器29的两个最高有效比特来切换复用器，并且利用总线时钟的上升沿，将状态寄存器29的内容拷贝到移位寄存器21的两个最高有效比特。由于已经接通了总线驱动器，在与该时钟脉冲相同的时间，通过总线(Data)发生了最高阶的比特的传输。下一个时钟脉冲触发在移位寄存器21中的移位操作，并且导致了第二状态比特的传输。利用该时钟周期的后沿，由于将控制线Output_Enable复位为低电平，并因而断开了总线驱动器23，终止到中央IC 15的数据传输。在状态信息的传输期间，禁用在总线控制器22中的内部控制线xxx_wirte和xxx_valid，即，这些内部控制线设置为低电平。
本发明并不局限于这里所描述的典型实施例。存在许多也被认为属于本发明的不同的适配和发展。例如，如果需要，本发明能够以用于附加设置寄存器的附加预寄存器为特征。相应的总线控制器22必须相应地进行适配。还可以设想使用并行总线连接来替代外围和中央IC之间的串行总线连接。也可以实现没有时钟线的不同的串行总线连接，即，具有异步数据传输的不同的串行总线连接。还可以针对不同的应用，对设置寄存器和移位寄存器的寄存器宽度进行修改。
权利要求
1.一种设置外围IC(12)中的操作参数的方法，在所述方法中，将操作参数通过总线连接(19)从中央IC(15)传送到外围IC(12)，其特征在于在外围IC(12)的预寄存器(24)中缓存操作参数，并且仅当已经通过总线连接(19)从中央IC(12)发送传送信号时，将缓存的工作参数传送到工作寄存器(25)。
2.根据权利要求1所述的方法，其特征在于在所述方法中，总线连接(19)是利用数据线(Data)、控制线(Start)和时钟线(CLK)的串行总线连接，并且通过控制线(Start)将传送信号传输到外围IC(12)。
3.根据权利要求1或2所述的方法，其特征在于在所述方法中，还通过控制线(Start)信号传送从中央IC(15)到外围IC的数据传输的启动。
4.一种用于执行根据前述权利要求之一所述的方法的设备，具有中央IC(15)和外围IC(12)，并且具有中央IC(15)和外围IC(12)之间的总线连接(19)，其中，外围IC(12)具有针对操作参数的工作寄存器(25)，其特征在于外围IC(12)还具有预寄存器(24)，用于缓存通过总线连接(19)接收到的操作参数，并且具有用于将缓存值传送到工作寄存器(25)的装置，该装置对通过总线连接(19)从中央IC(15)中传输来的传送信号进行响应。
5.根据权利要求4所述的设备，其特征在于在所述设备中，总线连接(19)是利用数据线(Data)、控制线(Start)和时钟线(CLK)的串行总线连接，并且控制线(Start)用于传输传送信号。
6.根据权利要求5所述的设备，其特征在于在所述设备中，控制线(Start)还用于传送用来从中央IC(15)到外围IC(12)的数据传输的启动信号。
7.根据前述权利要求之一所述的设备，其特征在于在所述设备中，外围IC(12)是指针对无线数据传输的通信结构的前端IC，而中央IC(15)是指信号处理设备，该信号处理设备具有对混频RF输入信号进行调制或解调并进行在基带中的进一步信号处理的装置。
8.根据权利要求7所述的设备，其特征在于在所述设备中，操作参数是指针对前端IC(12)的接收增益的增益设置。
9.根据前述权利要求之一所述的设备，其特征在于将所述设备根据HIPERLAN2标准配置为用于无线数据传输的发送和接收设备。
全文摘要
本发明涉及一种设置外围IC(12)中的操作参数的方法，在所述方法中，将操作参数通过总线连接(19)从中央IC(15)传送到外围IC(12)。所述方法的特征在于在外围IC(12)的预寄存器(24)中初始缓存操作参数，并且仅当已经通过总线连接(19)从中央IC(12)发送传送信号时，将缓存的工作参数传送到工作寄存器(25)。该方法具有的优点在于例如，在快速改变发送/接收单元中的接收条件的情况下，调节发送或接收增益设置非常灵活，并且容易避免由于检测到的信号波动而造成的不正确的设置。本发明还涉及一种执行所述方法的设备。
文档编号G06F13/42GK1610897SQ02826371
公开日2005年4月27日 申请日期2002年12月14日 优先权日2001年12月28日
发明者弗里德里希·海茨曼, 汤姆森·施瓦内贝格, 帕特里克·洛佩斯 申请人:汤姆森许可贸易公司