一种基于ARMCortex-A7内核的嵌入式计算机主板的制作方法
专利名称:一种基于ARM Cortex-A7内核的嵌入式计算机主板的制作方法
【专利摘要】本实用新型公开了一种基于ARM Cortex?A7内核的嵌入式计算机主板，其包括中央处理器，以及与中央处理器相连的电源模块、TTL转232电路、内存芯片、闪存芯片、第一以太网PHY芯片、第二以太网PHY芯片、带电可擦写可编程只读存储器、LCD总线隔离电路、USB集线器、第一三排芯数据接口和第二三排芯数据接口，所述第一三排芯数据接口和第二三排芯数据接口为2mm间距的3排插座且每排设有22芯，所述中央处理器与带电可擦写可编程只读存储器通过I2C总线连接。本实用新型合理地组织系统结构，使可用资源最多地在该嵌入式计算机主板上得到利用。
【专利说明】
-种基于ARM Cortex-A7内核的嵌入式计算机主板
技术领域
[0001 ] 本实用新型设及一种基于ARM Codex-A7内核的嵌入式计算机主板，属于嵌入式 计算机技术领域。
【背景技术】
[0002] NXP公司推出的i.MX抓ItraLite是基于ARM Codex-A7内核的应用处理器，该忍 片拥有众多的应用功能，但其仅有289个引脚，且有五分之二是电源，所W它引脚上的功能 复用程度很高，用户如果直接使用i.MX抓ItraLite设计自己的嵌入式系统，往往无法合理 地安排运些资源。比如作为系统启动配置的IO与显示接口是复用的，为了提高系统的可靠 性就需要增加信号隔离电路。另外i.MX 6叫traLite虽然支持两路USB_0TG口，但在实际应 用中，往往是使用1路USB_0TG作为调试口，还需要两路W上USB 口外接键盘，鼠标，U盘等。
【发明内容】
[0003] 为了克服上述的缺陷，合理地组织系统结构，使可用资源最多地得到利用，本实用 新型提供了一种基于ARM Ccxrtex-A7内核的嵌入式计算机主板。
[0004] 本实用新型采取的技术方案是：一种基于ARM Codex-A7内核的嵌入式计算机主 板，其包括中央处理器、电源模块、T化转232电路、闪存忍片、内存忍片、第一 W太网PHY忍 片、第二W太网PHY忍片、带电可擦写可编程只读存储器、LCD总线隔离电路、USB集线器、第 一S排忍数据接口和第二S排忍数据接口，所述电源模块、T化转232电路、内存忍片、闪存 忍片、第一 W太网PHY忍片、第二W太网PHY忍片、带电可擦写可编程只读存储器、LCD总线隔 离电路、USB集线器分别与所述中央处理器连接，其中所述第一 W太网PHY忍片、第二W太网 PHY忍片和LCD总线隔离电路的信号输入端与中央处理器连接，信号输出端与所述第一 S排 忍数据接口连接，所述Tl^转232电路的信号输入端与中央处理器连接，信号输出端与所述 第二=排忍数据接口连接，所述第一=排忍数据接口和第二=排忍数据接口为2mm间距的3 排插座，且每排设有22忍，所述中央处理器与带电可擦写可编程只读存储器之间通过I2C总 线连接。
[0005] 所述处理器的主频至少为528MHz，其设有电源管理单元、加密单元和复位单元。
[0006] 所述中央处理器采用i.MX抓ItraLite中央处理器。
[0007] 所述内存忍片为512MB的孤R：3L内存忍片，闪存忍片为512MB的Nan壯lash。
[000引所述USB集线器具有四路USB2.0册ST口，其中一路或两路作为USB_0TG调试口。
[0009] 所述计算机主板的外形尺寸为74巧4mm。
[0010] 所述USB集线器上连接有无线网卡忍片。
[001。所述第一立排忍数据接口分为A列，B列，切的排插座，各排的管脚定义为：
[0012]
[0013]
[0014]
[0015]
[0016] 本实用新型的有益效果是:合理地组织系统结构，使可用资源最多地在该嵌入式 计算机主板上得到利用。
[0017]由于i.MX抓ItraLite的启动配置引脚与LCD显示接口是复用的，为了避免LCD接 口上的信号影响系统启动，特别设计了 LCD总线隔离电路。提高了系统的可靠性。同时考虑 实际应用中的多USB 口需求，通过USB HUB忍片扩展了四路USB2.0册ST 口。
[0018] 本实用新型的使用是W模块形式，通过板上的2组插座，同时实现ESM6800板卡的 固定W及与应用主板的信号连接两个功能。
【附图说明】
[0019] 图1是本实用新型的结构原理图。
[0020] 图中：1-中央处理器，2-电源模块，3-1TL转232电路，4-闪存忍片，5-内存忍片，6- 第一 W太网PHY忍片，7-第二W太网PHY忍片，8-可擦写可编程只读存储器，9-LCD总线隔离 电路，IO-USB集线器，11-第一 S排忍数据接口，12-第二S排忍数据接口。
【具体实施方式】
[0021 ]下面结合附图和具体实施例对本实用新型进行详细说明。
[0022] 如图1所示，一种基于ARM Codex-A7内核的嵌入式计算机主板，其包括中央处理 器1、电源模块2、1TL转232电路3、闪存忍片4、内存忍片5、第一 W太网PHY忍片6、第二W太网 PHY忍片7、带电可擦写可编程只读存储器8、LCD总线隔离电路9、USB集线器10、第一 S排忍 数据接口 11和第二=排忍数据接口 12，所述电源模块2、1TL转232电路3、内存忍片5、闪存忍 片4、第一 W太网PHY忍片6、第二W太网P肌忍片7、带电可擦写可编程只读存储器8、LCD总线 隔离电路9、USB集线器10分别与所述中央处理器1连接，其中所述第一 W太网PHY忍片6、第 二W太网PHY忍片7和LCD总线隔离电路9的信号输入端与中央处理器1连接，信号输出端与 所述第一双针数据接口 11连接，所述Tl^转232电路3的信号输入端与中央处理器1连接，信 号输出端与所述第=排忍针数据接口 12连接，所述第一=排忍数据接口 11和第=排忍针数 据接口 12为2mm间距的3排插座，且每排设有22忍，所述中央处理器1与带电可擦写可编程只 读存储器8之间通过I2C总线连接。
[0023] 本实用新型中，所述处理器的主频至少为528MHz，其设有电源管理单元、加密单元 和复位单元。电源管理单元可W避免外接电源的复杂性，用W简化上电时序，加快开发环境 配置。加密单元可W提供硬件安全特性，运种特性可W用来支持如电子商务、数字版权管理 (DRM)、信息加密、动态DRAM加密、安全启动和安全软件下载等。另外，所述内存忍片为512MB 的孤R：3L内存忍片，闪存忍片为512MB的化n壯Iash。所述USB集线器具有四路USB2.0册ST 口， 其中一路或两路作为USB_0TG调试口。所述计算机主板的外形尺寸为74巧4mm。所述USB集线 器上连接有无线网卡忍片。（图中未显示）。
[0024] 结构的描述：
[00巧]W i . MX 6U11raLi te为核屯、，利用固有的数据总线接口连接DDR3L，NANDFLASH， PHY，EEPR0M。由于i .MX抓1 traLite的启动配置引脚与LCD显示接口是复用的，为了避免LCD 接口上的信号影响系统启动，特别设计了 LCD总线隔离电路。提高了系统的可靠性。考虑实 际应用中的多USB 口需求，通过USB HUB忍片扩展了四路USB2.0册ST 口。
[0026] 外形尺寸：
[0027] 本实用新型嵌入式计算机主板采用紧凑型方式，外型尺寸为:74*54(mm)。
[002引信号引脚：
[0029] ESM6800的使用是W模块形式，通过板上的2组插座，同时实现ESM6800板卡的固定 W及与应用主板的信号连接两个功能。ESM6800的两组插座编号为CNl、CN2,为2组标准2mm 间距3排插座(每排22忍，CNl、CN2各66忍），CNl在计算机主板左边，CN2在计算机主板右边。
[0030] CNl各管脚的定义如下：
[0031]
[0032]
[0033] CN2各管脚的定义如下：
[0034]
[0036] 本实用新型未设及部分均与现有技术相同或可采用现有技术加 W实现。
[0035]
【主权项】
1. 一种基于ARM Cortex-A7内核的嵌入式计算机主板，其特征在于:包括中央处理器、 电源模块、TTL转232电路、内存芯片、闪存芯片、第一以太网PHY芯片、第二以太网PHY芯片、 带电可擦写可编程只读存储器、IXD总线隔离电路、USB集线器、第一三排芯数据接口和第二 三排芯数据接口，所述电源模块、TTL转232电路、内存芯片、闪存芯片、第一以太网PHY芯片、 第二以太网PHY芯片、带电可擦写可编程只读存储器、IXD总线隔离电路、USB集线器、第一三 排芯数据接口和第二三排芯数据接口分别与所述中央处理器连接，其中所述第一以太网 PHY芯片、第二以太网PHY芯片和IXD总线隔离电路的信号输入端与中央处理器连接，信号输 出端与所述第一双针数据接口连接，所述TTL转232电路的信号输入端与中央处理器连接， 信号输出端与所述第二三排芯数据接口连接，所述第一三排芯数据接口和第二三排芯据接 口为2mm间距的3排插座且每排设有22芯，所述中央处理器与带电可擦写可编程只读存储器 通过I2C总线连接。2. 根据权利要求1所述的基于ARM Cortex-A7内核的嵌入式计算机主板，其特征在于： 所述处理器的主频至少为528MHz，其设有电源管理单元、加密单元和复位单元。3. 根据权利要求1或2所述的基于ARM Cortex-A7内核的嵌入式计算机主板，其特征在 于:所述中央处理器采用i .MX 6UltraLite中央处理器。4. 根据权利要求1所述的基于ARM Cortex-A7内核的嵌入式计算机主板，其特征在于： 所述内存芯片为512MB的DDR3L内存芯片，闪存芯片为512MB的Nandflash。5. 根据权利要求1所述的基于ARM Cortex-A7内核的嵌入式计算机主板，其特征在于： 所述USB集线器具有四路USB2.0H0ST 口，其中一路或两路作为USB_OTG调试口。6. 根据权利要求1所述的基于ARM Cortex-A7内核的嵌入式计算机主板，其特征在于： 该计算机主板的外形尺寸为74*54mm。7. 根据权利要求1所述的基于ARM Cortex-A7内核的嵌入式计算机主板，其特征在于： 所述USB集线器上连接有无线网卡芯片。
【文档编号】G06F15/78GK205721775SQ201620335359
【公开日】2016年11月23日
【申请日】2016年4月20日
【发明人】程实
【申请人】成都英创信息技术有限公司
【专利摘要】本实用新型公开了一种基于ARM Cortex?A7内核的嵌入式计算机主板，其包括中央处理器，以及与中央处理器相连的电源模块、TTL转232电路、内存芯片、闪存芯片、第一以太网PHY芯片、第二以太网PHY芯片、带电可擦写可编程只读存储器、LCD总线隔离电路、USB集线器、第一三排芯数据接口和第二三排芯数据接口，所述第一三排芯数据接口和第二三排芯数据接口为2mm间距的3排插座且每排设有22芯，所述中央处理器与带电可擦写可编程只读存储器通过I2C总线连接。本实用新型合理地组织系统结构，使可用资源最多地在该嵌入式计算机主板上得到利用。
【专利说明】
-种基于ARM Cortex-A7内核的嵌入式计算机主板
技术领域
[0001 ] 本实用新型设及一种基于ARM Codex-A7内核的嵌入式计算机主板，属于嵌入式 计算机技术领域。
【背景技术】
[0002] NXP公司推出的i.MX抓ItraLite是基于ARM Codex-A7内核的应用处理器，该忍 片拥有众多的应用功能，但其仅有289个引脚，且有五分之二是电源，所W它引脚上的功能 复用程度很高，用户如果直接使用i.MX抓ItraLite设计自己的嵌入式系统，往往无法合理 地安排运些资源。比如作为系统启动配置的IO与显示接口是复用的，为了提高系统的可靠 性就需要增加信号隔离电路。另外i.MX 6叫traLite虽然支持两路USB_0TG口，但在实际应 用中，往往是使用1路USB_0TG作为调试口，还需要两路W上USB 口外接键盘，鼠标，U盘等。
【发明内容】
[0003] 为了克服上述的缺陷，合理地组织系统结构，使可用资源最多地得到利用，本实用 新型提供了一种基于ARM Ccxrtex-A7内核的嵌入式计算机主板。
[0004] 本实用新型采取的技术方案是：一种基于ARM Codex-A7内核的嵌入式计算机主 板，其包括中央处理器、电源模块、T化转232电路、闪存忍片、内存忍片、第一 W太网PHY忍 片、第二W太网PHY忍片、带电可擦写可编程只读存储器、LCD总线隔离电路、USB集线器、第 一S排忍数据接口和第二S排忍数据接口，所述电源模块、T化转232电路、内存忍片、闪存 忍片、第一 W太网PHY忍片、第二W太网PHY忍片、带电可擦写可编程只读存储器、LCD总线隔 离电路、USB集线器分别与所述中央处理器连接，其中所述第一 W太网PHY忍片、第二W太网 PHY忍片和LCD总线隔离电路的信号输入端与中央处理器连接，信号输出端与所述第一 S排 忍数据接口连接，所述Tl^转232电路的信号输入端与中央处理器连接，信号输出端与所述 第二=排忍数据接口连接，所述第一=排忍数据接口和第二=排忍数据接口为2mm间距的3 排插座，且每排设有22忍，所述中央处理器与带电可擦写可编程只读存储器之间通过I2C总 线连接。
[0005] 所述处理器的主频至少为528MHz，其设有电源管理单元、加密单元和复位单元。
[0006] 所述中央处理器采用i.MX抓ItraLite中央处理器。
[0007] 所述内存忍片为512MB的孤R：3L内存忍片，闪存忍片为512MB的Nan壯lash。
[000引所述USB集线器具有四路USB2.0册ST口，其中一路或两路作为USB_0TG调试口。
[0009] 所述计算机主板的外形尺寸为74巧4mm。
[0010] 所述USB集线器上连接有无线网卡忍片。
[001。所述第一立排忍数据接口分为A列，B列，切的排插座，各排的管脚定义为：
[0012]
[0013]
[0014]
[0015]
[0016] 本实用新型的有益效果是:合理地组织系统结构，使可用资源最多地在该嵌入式 计算机主板上得到利用。
[0017]由于i.MX抓ItraLite的启动配置引脚与LCD显示接口是复用的，为了避免LCD接 口上的信号影响系统启动，特别设计了 LCD总线隔离电路。提高了系统的可靠性。同时考虑 实际应用中的多USB 口需求，通过USB HUB忍片扩展了四路USB2.0册ST 口。
[0018] 本实用新型的使用是W模块形式，通过板上的2组插座，同时实现ESM6800板卡的 固定W及与应用主板的信号连接两个功能。
【附图说明】
[0019] 图1是本实用新型的结构原理图。
[0020] 图中：1-中央处理器，2-电源模块，3-1TL转232电路，4-闪存忍片，5-内存忍片，6- 第一 W太网PHY忍片，7-第二W太网PHY忍片，8-可擦写可编程只读存储器，9-LCD总线隔离 电路，IO-USB集线器，11-第一 S排忍数据接口，12-第二S排忍数据接口。
【具体实施方式】
[0021 ]下面结合附图和具体实施例对本实用新型进行详细说明。
[0022] 如图1所示，一种基于ARM Codex-A7内核的嵌入式计算机主板，其包括中央处理 器1、电源模块2、1TL转232电路3、闪存忍片4、内存忍片5、第一 W太网PHY忍片6、第二W太网 PHY忍片7、带电可擦写可编程只读存储器8、LCD总线隔离电路9、USB集线器10、第一 S排忍 数据接口 11和第二=排忍数据接口 12，所述电源模块2、1TL转232电路3、内存忍片5、闪存忍 片4、第一 W太网PHY忍片6、第二W太网P肌忍片7、带电可擦写可编程只读存储器8、LCD总线 隔离电路9、USB集线器10分别与所述中央处理器1连接，其中所述第一 W太网PHY忍片6、第 二W太网PHY忍片7和LCD总线隔离电路9的信号输入端与中央处理器1连接，信号输出端与 所述第一双针数据接口 11连接，所述Tl^转232电路3的信号输入端与中央处理器1连接，信 号输出端与所述第=排忍针数据接口 12连接，所述第一=排忍数据接口 11和第=排忍针数 据接口 12为2mm间距的3排插座，且每排设有22忍，所述中央处理器1与带电可擦写可编程只 读存储器8之间通过I2C总线连接。
[0023] 本实用新型中，所述处理器的主频至少为528MHz，其设有电源管理单元、加密单元 和复位单元。电源管理单元可W避免外接电源的复杂性，用W简化上电时序，加快开发环境 配置。加密单元可W提供硬件安全特性，运种特性可W用来支持如电子商务、数字版权管理 (DRM)、信息加密、动态DRAM加密、安全启动和安全软件下载等。另外，所述内存忍片为512MB 的孤R：3L内存忍片，闪存忍片为512MB的化n壯Iash。所述USB集线器具有四路USB2.0册ST 口， 其中一路或两路作为USB_0TG调试口。所述计算机主板的外形尺寸为74巧4mm。所述USB集线 器上连接有无线网卡忍片。（图中未显示）。
[0024] 结构的描述：
[00巧]W i . MX 6U11raLi te为核屯、，利用固有的数据总线接口连接DDR3L，NANDFLASH， PHY，EEPR0M。由于i .MX抓1 traLite的启动配置引脚与LCD显示接口是复用的，为了避免LCD 接口上的信号影响系统启动，特别设计了 LCD总线隔离电路。提高了系统的可靠性。考虑实 际应用中的多USB 口需求，通过USB HUB忍片扩展了四路USB2.0册ST 口。
[0026] 外形尺寸：
[0027] 本实用新型嵌入式计算机主板采用紧凑型方式，外型尺寸为:74*54(mm)。
[002引信号引脚：
[0029] ESM6800的使用是W模块形式，通过板上的2组插座，同时实现ESM6800板卡的固定 W及与应用主板的信号连接两个功能。ESM6800的两组插座编号为CNl、CN2,为2组标准2mm 间距3排插座(每排22忍，CNl、CN2各66忍），CNl在计算机主板左边，CN2在计算机主板右边。
[0030] CNl各管脚的定义如下：
[0031]
[0032]
[0033] CN2各管脚的定义如下：
[0034]
[0036] 本实用新型未设及部分均与现有技术相同或可采用现有技术加 W实现。
[0035]
【主权项】
1. 一种基于ARM Cortex-A7内核的嵌入式计算机主板，其特征在于:包括中央处理器、 电源模块、TTL转232电路、内存芯片、闪存芯片、第一以太网PHY芯片、第二以太网PHY芯片、 带电可擦写可编程只读存储器、IXD总线隔离电路、USB集线器、第一三排芯数据接口和第二 三排芯数据接口，所述电源模块、TTL转232电路、内存芯片、闪存芯片、第一以太网PHY芯片、 第二以太网PHY芯片、带电可擦写可编程只读存储器、IXD总线隔离电路、USB集线器、第一三 排芯数据接口和第二三排芯数据接口分别与所述中央处理器连接，其中所述第一以太网 PHY芯片、第二以太网PHY芯片和IXD总线隔离电路的信号输入端与中央处理器连接，信号输 出端与所述第一双针数据接口连接，所述TTL转232电路的信号输入端与中央处理器连接， 信号输出端与所述第二三排芯数据接口连接，所述第一三排芯数据接口和第二三排芯据接 口为2mm间距的3排插座且每排设有22芯，所述中央处理器与带电可擦写可编程只读存储器 通过I2C总线连接。2. 根据权利要求1所述的基于ARM Cortex-A7内核的嵌入式计算机主板，其特征在于： 所述处理器的主频至少为528MHz，其设有电源管理单元、加密单元和复位单元。3. 根据权利要求1或2所述的基于ARM Cortex-A7内核的嵌入式计算机主板，其特征在 于:所述中央处理器采用i .MX 6UltraLite中央处理器。4. 根据权利要求1所述的基于ARM Cortex-A7内核的嵌入式计算机主板，其特征在于： 所述内存芯片为512MB的DDR3L内存芯片，闪存芯片为512MB的Nandflash。5. 根据权利要求1所述的基于ARM Cortex-A7内核的嵌入式计算机主板，其特征在于： 所述USB集线器具有四路USB2.0H0ST 口，其中一路或两路作为USB_OTG调试口。6. 根据权利要求1所述的基于ARM Cortex-A7内核的嵌入式计算机主板，其特征在于： 该计算机主板的外形尺寸为74*54mm。7. 根据权利要求1所述的基于ARM Cortex-A7内核的嵌入式计算机主板，其特征在于： 所述USB集线器上连接有无线网卡芯片。
【文档编号】G06F15/78GK205721775SQ201620335359
【公开日】2016年11月23日
【申请日】2016年4月20日
【发明人】程实
【申请人】成都英创信息技术有限公司
相关技术
网友询问留言
已有0条留言
- 还没有人留言评论。精彩留言会获得点赞！
1