专利名称：Cpu外部总线的保护装置的制作方法
技术领域：
本实用新型涉及一种CPU外部总线的保护装置。
背景技术：
CPU(中央处理器)对外设单板的控制基本上采用存储器总线接口的方式进行的，或者是PCI(外围控制器接口)等本地总线接口。但是PCI(外围控制器接口)相对于存储器接口的来说，实现起来比较困难，并且复杂度大大增加，同时性能又有限。因此在嵌入式系统的单板控制方式系统中，仍以存储器接口为主，PCI的应用比较有限。
如图1所示，外部地址控制总线不仅包含地址总线，也包含用于选通外部设备单板的片选信号线，当单板的主要功能是CPU(中央处理器)完成的时候，如果CPU(中央处理器)死机那么整个单板也一起复位。但是有些时候单板的主要功能不是CPU(中央处理器)完成的，CPU(中央处理器)只是辅助计算，并执行配置工作，那么CPU(中央处理器)死机复位的时候不应该影响该板主要ASIC(专用集成电路)控制器的正常工作。这样的情况比如SDH(格式数据处理)的交叉板，在CPU(中央处理器)复位时交叉芯片内部保存的交叉矩阵信息还保留，CPU(中央处理器)在NVRAM中也保留死机之前的状态机信息，因此CPU(中央处理器)复位之后并不会影响其交叉功能，只不过影响这段时间的交叉配置。但是CPU(中央处理器)在死机复位的时候有可能向总线上送出混乱的时序，乱发数据，这就有可能影响外部重要ASIC(专用集成电路)控制器内部数据的安全，因此有必要设置一种安全机制，防止CPU程序跑飞时向总线乱写数据时影响外部的重要ASIC(专用集成电路)控制器内部的数据。
针对上述问题，现在普遍的一种做法是，利用一个触发器控制重要的片选译码的输出，当需要向重要的ASIC(专用集成电路)控制器读写数据之前，首先写控制触发器，令控制触发器翻转到ON的状态，这样就允许该ASIC(专用集成电路)控制器的片选信号通过。当对ASIC(专用集成电路)控制器的数据读写完成，再写控制触发器，使其翻转成OFF的状态，这样使该ASIC(专用集成电路)控制器的片选输出关断。这样的控制方式大大提高了ASIC(专用集成电路)控制器内部数据的安全性，防止了无意的数据篡改。但是其还有一个明显的漏洞，当CPU(中央处理器)打开了控制触发器之后，如果对ASIC(专用集成电路)控制器的数据没有读写完就死机的情况下，控制触发器将会一直保持开启的状态。这样当CPU(中央处理器)复位时总线上出现的无序信号就有可能对ASIC(专用集成电路)控制器的内部数据造成致命的损害，从而也降低了整个系统的可靠性。
实用新型内容针对上述CPU(中央处理器)外部总线的保护装置所存在的问题和不足，本实用新型的目的是提供一种更有效的CPU(中央处理器)外部总线的保护装置。
本实用新型是这样实现的一种CPU(中央处理器)外部总线的保护装置，包括有与CPU(中央处理器)连接的控制单板，该控制单板内包括控制芯片，该控制芯片通过CPU(中央处理器)外部总线与CPU(中央处理器)连接，所述控制芯片的CPU(中央处理器)接口上设置有计数器；计数器的初值由CPU(中央处理器)设定，从初值计数到溢出的时间大于控制芯片的相应读写时间；控制芯片收到CPU(中央处理器)的读写命令时，计数器开始计数，同时输出电平翻转，控制芯片的片选OE(输出启动)开启，控制芯片执行读写命令；计数器溢出后，输出电平再次翻转，控制芯片的片选OE(输出启动)保持关闭。
进一步地，所述计数器为加法计数器或减法计数器。
进一步地，所述控制芯片的CPU(中央处理器)接口上设置有计数器具体为所述计数器的输出与所述控制芯片的片选的OE(输出启动)连接。
本实用新型通过在控制单板的控制芯片的CPU(中央处理器)接口上设置计数器，在CPU(中央处理器)向控制芯片发出读写命令时，同时判断该欲读写数据的长度，并计算CPU(中央处理器)正常读写完该数据需要花费的时间，并对计数器设定相应初值，该初值具体是这样设定的计数器从计数开始到溢出的时间略长于CPU(中央处理器)正常读写完该数据需要花费的时间；计数器被设定初值后开始计数，同时输出电平翻转到ON，并将控制芯片的片选OE(输出启动)开启，CPU(中央处理器)同时发出读写命令，控制芯片执行该读写命令；计数器溢出后输出电平翻转到OFF，将所述控制芯片的片选OE(输出启动)关闭；CPU(中央处理器)判断数据是否读写完毕，若未完毕，重新设定所述计数器的初值，使该初值到溢出的时间大于前次的溢出时间，计数器重新开始计数，CPU(中央处理器)重新读写该数据。这样，可有效地保护与CPU(中央处理器)通过总线连接的控制单板的内部数据，即使在CPU(中央处理器)突然死机复位时向总线上送出混乱的时序或乱发数据，由于计数器在CPU(中央处理器)处理完对控制单板的读写命令后计数溢出，并将控制单板的控制芯片的片选OE(输出启动)关闭，混乱的时序及乱发的数据不会影响到控制芯片内的已有数据，控制芯片按既有的数据执行命令，这样，整个成系统就比较稳定；即使CPU(中央处理器)在未读写完数据就死机，由于计数器被赋的初值到溢出值相对较小，在CPU复位时计数器已经溢出，并已将控制芯片的片选OE(输出启动)关闭，同样影响不到控制芯片的内部数据；本实用新型大大提升了系统的安全性。
以下结合附图，对本实用新型作出详细描述。
图1为现有技术的CPU控制结构示意图；图2本实用新型的结构原理图；图3本实用新型计数器的计数原理图。
具体实施方式
如图2所示，本实用新型包括与CPU连接的控制单板，该控制单板内包括控制芯片ASIC，控制芯片ASIC通过CPU外部总线与CPU连接，控制芯片ASIC的片选OE上连接有计数器。如图3所示，计数器在计数过程中，其输出的电平为低，而非计数状态下，其输出电平为高，在计数器在计数过程中，由于其输出的是低电平，即相当于ASIC芯片的片选OE打开，CPU即可对ASIC芯片进行读写操作了，如果非计数状态下，计数器输出的是高电平，ASIC芯片的片选OE关闭，CPU就无法对其操作，当然，非法数据就不会干扰ASIC芯片。即使在计数器计数过程中CPU突然死机，但在CPU重启时，计数器早已计数完毕，即ASIC芯片的片选OE早已关闭，也不会影响到ASIC芯片。特别是重要的ASIC芯片，用该结构加以保护是比较安全的。
本实用新型的工作原理是这样的CPU判断欲读写数据的大小，并据此判断对控制单板的ASIC芯片相应读写时间，并对应设置计数器的初值，计数器从计数开始到溢出的时间大于CPU对ASIC芯片的读写时间；计数器开始计数，同时输出电平翻转，并将ASIC芯片的片选OE开启；CPU向ASIC芯片发出读写命令，ASIC芯片执行该读写命令；计数器计数完毕，输出电平翻转，将ASIC芯片的片选OE关闭。当设定的最大计数时间不够时，即未完成对ASIC芯片的业务配置时，CPU可以通过重置计数初值来延长读写允许时间，直到配置完成。
考虑到对ASIC芯片的配置量有可能比较大，因此设定计数器的最大计数时间为2毫秒。这里，计数器为加法计数器或减法计数器。
权利要求1.一种CPU外部总线的保护装置，包括有与CPU连接的控制单板，该控制单板内包括控制芯片，该控制芯片通过CPU外部总线与CPU连接，其特征在于，所述控制芯片的CPU接口上设置有计数器；计数器的初值由CPU设定，从初值计数到溢出的时间大于控制芯片的相应读写时间；控制芯片收到CPU的读写命令时，计数器开始计数，同时输出电平翻转，控制芯片的片选OE开启，控制芯片执行读写命令；计数器溢出后，输出电平再次翻转，控制芯片的片选OE保持关闭；CPU判断数据是否读写完毕，若未完毕，重新设定所述计数器的初值，该初值到溢出的时间大于前次的溢出时间。
2.如权利要求1所述的CPU外部总线的保护装置，其特征在于，所述计数器为加法计数器或减法计数器。
3.如权利要求1所述的CPU外部总线的保护装置，其特征在于，所述控制芯片的CPU接口上设置有计数器具体为所述计数器的输出与所述控制芯片的片选的OE连接。
专利摘要本实用新型公开了一种CPU外部总线的保护装置。该装置包括有与CPU连接的控制单板，该控制单板内包括控制芯片，该控制芯片通过CPU外部总线与CPU连接，所述控制芯片的CPU接口上设置有计数器；计数器的初值由CPU设定，从初值计数到溢出的时间大于控制芯片的相应读写时间；控制芯片收到CPU的读写命令时，计数器开始计数，同时输出电平翻转，控制芯片的片选OE开启，控制芯片执行读写命令；计数器溢出后，输出电平再次翻转，控制芯片的片选OE保持关闭。本实用新型有效地保护了与CPU通过总线连接的控制单板的内部数据，大大提升了系统的安全性。
文档编号G06F9/24GK2651841SQ200320102609
公开日2004年10月27日 申请日期2003年10月31日 优先权日2003年10月31日
发明者暴亮 申请人:港湾网络有限公司