专利名称：可显示的储存器模组及其储存器状态显示电路的制作方法
技术领域：
本发明是有关于一种储存器模组，且特别是有关于一种可显示的储存器模组及其储存器状态显示电路。
背景技术：
在科技昌明的今天，在我们日常生活中已经随处可见各式各样的电脑设备。从缮打文书报告，到进行极为烦琐运算的研究，都是利用电脑来完成。每个使用者对电脑的需求并不相同，因此必须针对使用需求而提供适当规格的电脑设备。
因此，大部分电脑设备均采用模组化设计，将电路适当切分为多块模组电路(或是多个模组装置)。通过标准介面，使用者可依其需要抽换适当的模组。
目前电脑设备所使用的储存器就是模组化设计的最佳范例。使用者在购置电脑时，可依其工作的需要而选择适当储存量/工作频率的储存器模组，故可以节省其购置成本。或者，当储存器故障时，使用者亦可轻易更换储存器模组以修复电脑设备。
然而，一般使用者并无法知道(或是难以获知)储存器模组的工作状态(例如储存器使用率、闲置频率、储存器模式设定状态等)。因此，使用者无法获知所使用的储存器模组是否适当(例如储存器是否闲置而未充分利用)。
发明内容
本发明的目的在于提供一种储存器状态显示电路，可以分析储存器的多个控制指令并且显示出分析结果。
本发明的再一目的在于提供一种可显示的储存器模组，可以即时显示此储存器模组当时的各种工作状态。
本发明提出的储存器状态显示电路，包括一指令分析电路，耦接至一指令总线，用以接收并分辨一指令讯号，该指令讯号包含多数个控制指令，该指令分析电路分别依照该些控制指令以输出相对应的多数个指令资讯；一暂存器组，耦接至该指令分析电路，其中该暂存器组包含多数个暂存器，该些暂存器其中之一接收并储存相对应的该些指令资讯其中之一；以及一显示电路，耦接至该暂存器组，用以显示储存于该些暂存器中的该些指令资讯。
所述的储存器状态显示电路，该些指令资讯分别指出相对应的该些控制指令其中之一于单位时间内所发生的频率。
所述的储存器状态显示电路，该指令分析电路还耦接至一位址总线，用以同时接收并分析该指令讯号以及一位址讯号，以输出一储存器模式设定资讯，以及该暂存器组还于其中该些暂存器之一接收并储存该储存器模式设定资讯，并且该显示电路更显示储存于该些暂存器中的该储存器模式设定资讯。
所述的储存器状态显示电路，该显示电路是以发光二极管依次显示该暂存器组所储存的资讯。
所述的储存器状态显示电路，该显示电路是以液晶显示器显示该暂存器组所储存的资讯。
所述的储存器状态显示电路，是应用于一储存器模组中。
所述的储存器状态显示电路，该储存器模组为动态随机存取储存器模组(DRAM module)。
所述的储存器状态显示电路，该储存器模组为同步动态随机存取储存器模组(SDRAM module)。
本发明提供的可显示的储存器模组，用以即时显示该储存器模组的一工作状态，该储存器模组包括一储存器，耦接至一资料总线、一位址总线以及一指令总线，用以接收一资料讯号、一位址讯号以及一指令讯号，并且依照该位址讯号以及该指令讯号而储存该资料讯号；以及一储存器状态显示电路，耦接至该指令总线，用以接收并且依据该指令讯号以显示该储存器模组的该工作状态。
所述的可显示的储存器模组，该储存器状态显示电路包括一指令分析电路，耦接至该指令总线，用以接收并分辨该指令讯号，其中该指令讯号包含多数个控制指令，该指令分析电路分别依照该些控制指令以输出相对应的多数个指令资讯；一暂存器组，耦接至该指令分析电路，其中该暂存器组包含多数个暂存器，该些暂存器其中之一接收并储存相对应的该些指令资讯其中之一；以及一显示电路，耦接至该暂存器组，用以显示储存于该些暂存器中的该些指令资讯。
所述的可显示的储存器模组，该些指令资讯分别指出相对应的该些控制指令其中之一于单位时间内所发生的频率。
所述的可显示的储存器模组，该储存器状态显示电路还耦接至该位址总线，以及该指令分析电路还同时接收并分析该指令讯号以及该位址讯号以输出一储存器模式设定资讯，而该暂存器组还于其中该些暂存器之一接收并储存该储存器模式设定资讯，并且该显示电路更显示储存于该些暂存器中的该储存器模式设定资讯。
所述的可显示的储存器模组，该显示电路是以发光二极管依次显示该暂存器组所储存的资讯。
所述的可显示的储存器模组，该显示电路是以液晶显示器显示该暂存器组所储存的资讯。
所述的可显示的储存器模组，该储存器为动态随机存取储存器(DRAM)。
所述的可显示的储存器模组，该储存器为同步动态随机存取储存器(SDRAM)。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下面特举一较佳实施例，并配合附图，作详细说明，其中
图式简单说明图1是依照本发明一较佳实施例显示的一种电脑系统的部份电路方块图。
图2是依照本发明一较佳实施例显示的一种储存器状态显示电路方块图。
具体实施例方式
图1是依照本发明一较佳实施例显示的一种电脑系统的部份电路方块图。请参照图1，中央控制电路110例如代表主机(host)中的中央处理单元(CPU)，或者，可以代表主机中的晶片组(chip set)。负责存取储存器的中央控制电路110分别输出资料讯号DATA、位址讯号ADDR以及指令讯号CMD至资料总线DBus、位址总线ABus以及指令总线CBus。由使用者所选购的储存器模组120具有储存器状态显示电路130以及储存器140。一般而言，储存器140是由多个储存器积体电路所组成。于本实施例中，储存器140譬如是动态随机存取储存器(DRAM)或是同步动态随机存取储存器(SDRAM)。
储存器模组120通过储存器模组介面插槽150耦接于主机中，因此储存器140即可经由储存器模组介面插槽150耦接至资料总线DBus、位址总线ABus以及指令总线CBus。同理，储存器状态显示电路130亦可以经由储存器模组介面插槽150耦接至位址总线ABus以及指令总线CBus。必须注意的是，本实施例的储存器状态显示电路130同时耦接至位址总线ABus以及指令总线CBus，以利分析储存器模式设定(MRS，moderegister set)或是延伸储存器模式设定(EMRS，extend mode register set)的模式设定状态。熟悉此技艺者应知，若欲省略上述分析MRS与EMRS的功能，则储存器状态显示电路130只需耦接至指令总线CBus即可，其结果亦属本发明的范畴。
中央控制电路110是通过指令总线CBus发出指令以控制(设定)储存器140。因此，储存器状态显示电路130接收并分析指令总线CBus中的指令讯号CMD，即可测知并且显示出储存器140当时的工作状态。若需分析MRS与EMRS指令，则须配合位址总线Abus中的位址讯号ADDR。
一般而言，指令讯号CMD包含CKEn-1、CKE、CS、RAS、CAS、WE、DM、BAS0、BAS1以及AP等位元讯号。表1指出双倍资料传输率同步动态随机存取储存器(DDR SDRAM)的指令讯号CMD与位址讯号ADDR的真值表。表2则指出单倍资料传输率同步动态随机存取储存器(SDR SDRAM)的指令讯号CMD与位址讯号ADDR的真值表。
表1
表2
于本实施例中，储存器状态显示电路130譬如依照表1或表2所列的真值表分析所接收的指令讯号CMD与位址讯号ADDR并据以显示出指令资讯。例如，当储存器状态显示电路130接收指令讯号CMD并且分析确定为刷新(Refresh)指令后，将刷新指令所发生的时间计数纪录，并显示出其所发生的时间/频率(同时归零重新计数)。或是，当储存器状态显示电路130接收指令讯号CMD并且分析资料为MRS指令后，将其分析后所获得的储存器模式设定资讯加以储存并显示。其中，MRS指令或是EMRS指令的讯号格式可以参照表3。表中A0～A11表示位址总线的位元讯号，DLL表示延迟锁定回圈(delay locked loop)，TM表示测试模式(testmode)，BT表示突发传输型态(burst type)。而表3中各位元讯号的定义可参照表4。
表3
表4
前述实施例中所谓储存器状态显示电路130可参照下述的实施例(图2)施作的。图2是依照本发明另一较佳实施例绘示的一种储存器状态显示电路方块图。
请参照图2，储存器状态显示电路130例如包括指令分析电路210、暂存器组220以及显示电路230。指令分析电路210耦接至指令总线(图1的指令总线CBus)以接收并分析指令讯号CMD。若欲使指令分析电路210更分析MRS指令或是EMRS指令，则可以将指令分析电路210更耦接至位址总线(图1的位址总线ABus)以接收并分析位址讯号ADDR。指令讯号CMD包含多个控制指令指令分析电路210例如依照表1(当储存器为DDR SDRAM时)或是表2(当储存器为SDR SDRAM时)以输出相对应的指令资讯。暂存器组220耦接至指令分析电路210。其中，暂存器组220包含多个暂存器220_1～220_n，各暂存器分别接收并储存相对应的指令资讯。例如，暂存器220_1储存EMRS的储存器模式设定资讯、暂存器220_2储存MRS的储存器模式设定资讯、暂存器220_3储存储存器的刷新频率以及暂存器220_n储存储存器的存取频率等。显示电路230耦接至暂存器组220以显示储存于暂存器220_1～220_n中的指令资讯以及储存器模式设定资讯。
于本实施例中，前述的各指令资讯譬如分别可以指出相对应的控制指令于单位时间内所发生的频率。另外，前述的储存器模式设定资讯譬如可以指出储存器依照EMRS指令或是MRS指令所设定的模式。
另外，于本实施例中，显示电路230譬如以发光二极管依次显示暂存器组220所储存的所有资讯(或是部份资讯)。或者，显示电路230亦可以液晶显示器(LCD)显示暂存器组220所储存的所有资讯(或是部份资讯)。
储存器状态显示电路130更可以包括计时器240。而显示电路230及可以依照计时器240所输出时脉讯号的时序而依次显示欲显示的指令资讯或是储存器模式设定资讯。
虽然本发明已以较佳实施例描述如上，然其并非用以限定本发明，任何熟习此技术人士，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视申请专利范围所界定的为准。
权利要求
1.一种储存器状态显示电路，包括一指令分析电路，耦接至一指令总线，用以接收并分辨一指令讯号，该指令讯号包含多数个控制指令，该指令分析电路分别依照该些控制指令以输出相对应的多数个指令资讯；一暂存器组，耦接至该指令分析电路，其中该暂存器组包含多数个暂存器，该些暂存器其中之一接收并储存相对应的该些指令资讯其中之一；以及一显示电路，耦接至该暂存器组，用以显示储存于该些暂存器中的该些指令资讯。
2.如权利要求1所述的储存器状态显示电路，其特征在于，该些指令资讯分别指出相对应的该些控制指令其中之一于单位时间内所发生的频率。
3.如权利要求1所述的储存器状态显示电路，其特征在于，该指令分析电路还耦接至一位址总线，用以同时接收并分析该指令讯号以及一位址讯号，以输出一储存器模式设定资讯，以及该暂存器组还于其中该些暂存器之一接收并储存该储存器模式设定资讯，并且该显示电路更显示储存于该些暂存器中的该储存器模式设定资讯。
4.如权利要求1所述的储存器状态显示电路，其特征在于，该显示电路是以发光二极管依次显示该暂存器组所储存的资讯。
5.如权利要求1所述的储存器状态显示电路，其特征在于，该显示电路是以液晶显示器显示该暂存器组所储存的资讯。
6.如权利要求1所述的储存器状态显示电路，其特征在于，是应用于一储存器模组中。
7.如权利要求6所述的储存器状态显示电路，其特征在于，该储存器模组为动态随机存取储存器模组(DRAM module)。
8.如权利要求6所述的储存器状态显示电路，其特征在于，该储存器模组为同步动态随机存取储存器模组(SDRAM module)。
9.一种可显示的储存器模组，用以即时显示该储存器模组的一工作状态，该储存器模组包括一储存器，耦接至一资料总线、一位址总线以及一指令总线，用以接收一资料讯号、一位址讯号以及一指令讯号，并且依照该位址讯号以及该指令讯号而储存该资料讯号；以及一储存器状态显示电路，耦接至该指令总线，用以接收并且依据该指令讯号以显示该储存器模组的该工作状态。
10.如权利要求9所述的可显示的储存器模组，其特征在于，该储存器状态显示电路包括一指令分析电路，耦接至该指令总线，用以接收并分辨该指令讯号，其中该指令讯号包含多数个控制指令，该指令分析电路分别依照该些控制指令以输出相对应的多数个指令资讯；一暂存器组，耦接至该指令分析电路，其中该暂存器组包含多数个暂存器，该些暂存器其中之一接收并储存相对应的该些指令资讯其中之一；以及一显示电路，耦接至该暂存器组，用以显示储存于该些暂存器中的该些指令资讯。
11.如权利要求10所述的可显示的储存器模组，其特征在于，该些指令资讯分别指出相对应的该些控制指令其中之一于单位时间内所发生的频率。
12.如权利要求10所述的可显示的储存器模组，其特征在于，该储存器状态显示电路还耦接至该位址总线，以及该指令分析电路还同时接收并分析该指令讯号以及该位址讯号以输出一储存器模式设定资讯，而该暂存器组还于其中该些暂存器之一接收并储存该储存器模式设定资讯，并且该显示电路更显示储存于该些暂存器中的该储存器模式设定资讯。
13.如权利要求10所述的可显示的储存器模组，其特征在于，该显示电路是以发光二极管依次显示该暂存器组所储存的资讯。
14.如权利要求10所述的可显示的储存器模组，其特征在于，该显示电路是以液晶显示器显示该暂存器组所储存的资讯。
15.如权利要求9所述的可显示的储存器模组，其特征在于，该储存器为动态随机存取储存器(DRAM)。
16.如权利要求9所述的可显示的储存器模组，其特征在于，该储存器为同步动态随机存取储存器(SDRAM)。
全文摘要
一种储存器状态显示电路，包括指令分析电路、暂存器组以及显示电路。指令分析电路耦接至指令总线，用以接收并分析指令讯号。此指令讯号包含多个控制指令，而指令分析电路分别依照各控制指令以输出相对应的多个指令资讯。暂存器组耦接至指令分析电路。其中，暂存器组包含多个暂存器，各暂存器其中之一接收并储存相对应的指令资讯其中之一。显示电路耦接至暂存器组，用以显示储存于各暂存器中的指令资讯。
文档编号G06F11/30GK1670713SQ20041003003
公开日2005年9月21日 申请日期2004年3月18日 优先权日2004年3月18日
发明者吴坤河, 庄海峰 申请人:劲强国际股份有限公司