专利名称：一种高速真随机数产生器的制作方法
技术领域：
本发明涉及一种真随机数产生器。特别地，涉及一种用于生成密码算法的密钥、银行客户的初始密码和自动寄存机的密码的高速真随机数产生器。
背景技术：
随机数分为伪随机数和真随机数两种。伪随机数是有一定规律可循的，周期长度为有限长的随机数，因此伪随机数是可预测的。真随机数一般是由模拟电路构成的真随机数发生器产生，由于在电路中引入了噪声，真随机数没有规律可循，是完全不可预测的。
由于现有大部分的加密算法是公开的，信息安全的保证就依赖于对密钥的保护，而产生密钥一般都需要用到随机数。于是，用于产生密钥的随机数就成了保证信息安全的关键，而只有完全不可预测的真随机数才能真正保证信息的安全。
国内已开发的随机数产生器，有的是用数字电路设计的伪随机数产生器；而用模拟电路设计的真随机数产生器往往速度比较慢，而且产生的随机数质量也不好。
发明内容
本发明的目的在于针对现有技术的不足，提供一种高速真随机数产生器。
本发明的目的是通过以下技术方案来实现的本发明具有以下技术效果1.真随机数的产生速度相当快可产生速率高达20Mbps的真随机数。
2.真随机数的质量非常高；本随机数发生器是一种对噪声非常敏感的电路，而且在电路中引入了噪声；因此不仅所产生的真随机数是完全不可预测的，而且在均匀性，相关性等质量指标上都很好。
3.防饱和特性一旦真随机数产生器进入饱和，那么它所产生的随机数将不再不可预测了。在本发明中的比较器能够对输入进行判断，发现电路进入饱和以后，就会输出相应的控制电平，调整电路的工作状态，使电路重新进入正常的工作状态。
4.整个电路的功耗和面积都非常小。
图1是本发明高速真随机数产生器的结构框图；图2是本发明高速真随机数产生器的模拟电路的电路图；图3是本发明高速真随机数产生器的数字电路的电路图。
具体实施例方式
下面根据附图详细说明本发明。
如图1所示，本发明的高速真随机数产生器分为模拟电路部分和数字电路部分。模拟电路的主要作用是每个时钟周期产生一位随机数，同时具有防饱和功能；数字电路的主要作用是对模拟部分输出的随机数做后处理，使得输出的随机数具有更好的统计特性。
本发明的高速真随机数产生器的模拟电路如图2所示，它可分成运算电路、采样保持电路和防饱和电路三大部分；其中，运算电路包括比较器U1，运算放大器U2，产生两个参考电压源V2+、V2-的控制器U4，四个电容C1～C4，十二个开关K1～K12。采样保持电路包括运算放大器U3，两个电容C5、C6和五个开关K15～K18和K34。防饱和电路由运算放大器U5，比较器U6，四个电容C7～C10和十五个开关K19～K33组成。运算电路和防饱和电路的输入V1+、V1-由采样保持电路的输出V3+、V3-提供，比较器U1的输入V1+接V3+、Y1-接V3-，它的正向输入电压V1+通过开关K1、K2分别与电容C1、C2相连，而C1、C2与运算放大器U2的正极相连；它的负向输入电压V1-分别通过开关K7、K8与电容C3、C4相连，而C3、C4与运算放大器U2的负极相连。比较器U1的正向输出电压控制开关K3、K6、K20和K24的开和关；负向输出电压控制开关K4、K5、K22和K23的开和关。控制器的正向输出电压V2+通过开关K3、K6、K20和K24分别与电容C2、C3、C8和C9相连，而它的另一个输出电压V2-通过开关K4、K5、K22和K23也分别与电容C2、C3、C8和C9相连。K5、K6通过C3与运算放大器U2的负极相连。K3、K4通过C2与运算放大器U2的正极相连。比较器U1输出一位随机数。运算电路根据输入计算出结果，并通过开关K13、K14把结果传送给采样保持电路。K13、K14分别通过电容C5、C6连到运算放大器U3的正向输入节点和负向输入节点，以及通过开关K15、K18连到运算放大器U3的负向输出节点和正向输出节点。运算放大器U3的正向输入节点与负向输出节点相连，负向输入节点与正向输出节点相连。采样保持电路对运算电路的输出进行采样和保持，把结果输出到运算电路和防饱和电路。V1+、V1-通过开关K19、K21分别通过电容C7、C10连到运算放大器U5的正向输入节点和负向输入节点，以及开关K19、K21分别通过开关K28、K29连到运算放大器U5的负向输出节点和正向输出节点。电容C8、C9连到运算放大器U5的正向输入节点和负向输入节点。运算放大器U5的负向输出通过开关K30以及正向输出通过开关K33与比较器U6的正向输入节点相连；而它的正向输出通过开关K32以及正向输出通过开关K31与比较器U6的负向输入节点相连。比较器U6的正向输出电压控制开关K34的开和关，从而调节运算放大器U3的输出电压。
比较器U1通过对输入电压的判断，可以输出多组逻辑电平，是防止饱和的关键。运算放大器是高放大倍数的运算放大器，跟电容，开关一起组成精确的开关电容电路对输入进行运算。
本发明的高速真随机数产生器的数字电路如图3所示，它是非可逆的混洗电路。非可逆的混洗电路由一个43位的寄存器U7和两个异或门X1、X2组成，用于对模拟电路输出的随机数做后处理。43位的寄存器U7由43个一位寄存器构成，数字电路的时钟信号和复位信号分别连接到每个寄存器C1端口和R端口，第1到第42个寄存器的输入分别由前一个寄存器输出提供(即上一个寄存器的输出端口Q连到下一个寄存器的输入端口D)，第43、6、4、3个寄存器的输出求异或所得的结果，再和模拟电路的输出求异或，然后把结果当作第43个寄存器的输入，第一个寄存器的输出当作随机数输出。这样使输出的随机数具有更好的统计特性。
使用时，可以将本发明作为SOC芯片的一个模块，也可以单独作为一块芯片，插在PCI卡上，将所产生的随机数通过PCI总线接口传往主机。
本发明的高速真随机发生器模拟部分首尾相连，模拟部分的电路不需要外加的任何激励，上电以后就会自动工作，并且源源不断的将产生的真随机数，产生的随机数再通过非可逆的混洗电路处理后，送给外部电路。
上述实施例用来解释说明本发明，而不是对本发明进行限制，在本发明的精神和权利要求的保护范围内，对本发明作出的任何修改和改变，都落入本发明的保护范围。
权利要求
1.一种高速真随机数产生器，其特征在于，它包括模拟电路和数字电路；其中，模拟电路包括运算电路、采样保持电路和防饱和电路。
2.根据权利要求1所述的真随机数产生器，其特征在于，所述运算电路主要由比较器U1、运算放大器U2、产生两个参考电压源V2+和V2-的控制器U4、电容C1～C4和开关K1～K12组成。
3.根据权利要求1所述的真随机数产生器，其特征在于，所述采样保持电路主要由运算放大器U3、电容C5～C6和开关K15～K18组成。
4.根据权利要求1所述的真随机数产生器，其特征在于，所述防饱和电路主要由运算放大器U5、比较器U6、电容C7～C10和开关K19～K33组成。
5.根据权利要求1所述的真随机数产生器，其特征在于，所述模拟电路是一种对噪声非常敏感的电路，是一个一级的首尾相连的电路，输出的随机数可直接连到数字电路。
6.根据权利要求1所述的真随机数产生器，其特征在于，所述数字电路是非可逆的混洗电路。所述非可逆的混洗电路由一个43位的寄存器U7和两个异或门X1、X2组成，用于对模拟电路输出的随机数做后处理。所述43位的寄存器U7由43个一位寄存器构成，数字电路的时钟信号和复位信号分别连接到每个寄存器C1端口和R端口，第1到第42个寄存器的输入分别由前一个寄存器的输出提供，第43、6、4、3个寄存器的输出求异或所得的结果，再和模拟电路的输出求异或，然后把结果当作第43个寄存器的输入，第一个寄存器的输出当作随机数输出。
全文摘要
本发明公开了一种高速真随机数产生器；包括模拟电路和数字电路，模拟电路由运算电路、采样保持电路、防饱和电路组成；数字部分是非可逆的混洗电路。该高速真随机发生器可产生速率为20Mbps的高质量真随机数。所产生的随机数可用于生成密码算法的密钥，银行客户的初始密码，自动寄存机的密码等，而它的真随机性是信息安全的重要保证。
文档编号G06F7/58GK1588304SQ20041005392
公开日2005年3月2日 申请日期2004年8月18日 优先权日2004年8月18日
发明者严晓浪, 沈海斌, 楼久怀, 胡国兴 申请人:浙江大学