专利名称：用于减少空闲模式下的功率消耗的处理器系统和方法
技术领域：
本公开涉及一种具有处理器的系统，更具体地说，涉及一种用于减少空闲模式下的功率消耗的处理器系统和方法。
背景技术：
在处理装置中，处理器的功率消耗占据了装置的全部功率消耗的大部分。可归因于处理器的功率消耗部分随着运行速度而增加。对于由电池运行的便携式电子装置(例如，蜂窝电话、PDA(个人数字助理)、数字照相机、笔记本等)而言，具有降低的功率需求的高性能处理器是重要的。
一种用于降低处理器的功率消耗的方案包括根据处理器的运行支持多种运行模式。运行模式的一个例子是空闲模式。处理器包括CPU(中央处理单元)和其它硬件模块。每个模块与时钟源所产生的时钟信号同步地运行。在空闲模式，CPU不运行。空闲模式不影响外围设备(例如，输入/输出控制部分、诸如存储器的其它硬件模块)的运行状态。空闲模式被保持直到CPU被诸如中断或定时器等事件再次运行。在空闲模式，可以降低提供给CPU的时钟信号的频率，或者可以从CPU断开时钟。
空闲模式导致了由于CPU空闲引起的降低的功率消耗。CPU可以通过中断请求而从空闲模式被唤醒。
CMOS(互补金属氧化物半导体)CPU的功率消耗可以根据如下公式确定〔公式1〕Pavg＝Pswitch+Pshort circuit+Pleakage+Pstatic＝a0→1CLVVDDfclk+ISCVDD+Ileakage+Istatic+VDDCMOS的单位元件包括两个互补晶体管，包括PMOS晶体管和NMOS晶体管。在公式1中，Pswitch表示开关一晶体管时的功率消耗，Pshort circuit表示NMOS晶体管和PMOS晶体管同时连接时的功率消耗，Pleakage表示泄漏电流的功率消耗，并且Pstatic表示传输门或偏置电路的连续功率消耗。并且，其中a0→1表示CMOS元件的输入/输出节点的信号电平从0转变为1的概率，CL表示电容，V表示输入节点的电压，VDD表示电源电压，fclk表示提供给CPU的时钟信号的频率。
根据公式1，在空闲模式期间，开关功率Pswitch减少，但是其它模块的功率消耗继续如从前。
发明内容
根据本发明的实施例，用于控制处理器系统的电源的方法包括在从第一模式进入空闲模式时，将提供给处理器的电源电压从第一电平转换到空闲电平；并且在从空闲模式返回到第一模式时，以比第一模式时的运行速度低的速度运行处理器直到电源电压从空闲电平上升到第一电平。
以低运行速度运行处理器包括将具有比第一模式的频率低的频率的时钟信号提供给处理器直到提供给处理器的电源电压上升到标准电平。
以低运行速度运行处理器包括由给定的除数对从处理器外部输入的时钟信号进行分频直到提供给处理器的电源电压被增加到第一电平；以及将分频的时钟信号提供给处理器。
在第一模式从外面将时钟信号输入到处理器，在空闲模式将时钟信号从处理器断开。
以低运行速度运行处理器包括根据在从空闲模式转变到第一模式时提供给处理器的电源电压，改变提供给处理器的时钟信号的除数。
从空闲模式提供给处理器的电源电压是比第一模式时的第一电源电压低的空闲电源电压。
根据本发明的实施例，用于控制电源的方法包括在空闲模式降低提供给处理器的电源电压；在从空闲模式转换成第一模式时将提供给处理器的电源电压增加至第一运行电压电平；以及提供具有比第一时钟信号频率低的频率的时钟信号直到提供给处理器的电源电压增加到第一电平。
将具有低频率的时钟信号提供给处理器包括用给定除数对第一时钟信号进行分频；并将分频的时钟信号提供给处理器。
将具有低频率的时钟信号提供给处理器包括在提供给处理器的电源电压增加到第一电源电压电平的情况下，将第一时钟信号提供给处理器。
将具有低频率的时钟信号提供给处理器进一步包括在从增加提供给处理器的电源电压的点起预定时间之后提供第一时钟信号。
在第一模式期间将第一时钟信号提供给处理器。
将时钟信号的频率返回第一电平包括与提供给处理器的电源电压成比例地改变从外部提供的时钟信号的除数。
在空闲模式断开提供给处理器的时钟信号，当处理器进入空闲模式时处理器输出空闲模式信号。
根据本公开的实施例，用于控制电源电压的方法包括在从第一模式到空闲模式时将提供给处理器的电源电压从第一电平转换到空闲电平，并将时钟与处理器断开；在从空闲模式返回第一模式时将提供给处理器的电源电压增加到第一运行电压电平；并提供具有比第一时钟信号的频率低的频率的时钟信号直到提供给处理器的电源电压增加到第一电平。
根据本公开的实施例，处理器系统包括处理器；调节器，将处于对应于运行模式的电平的电源电压提供给处理器；时钟和电源控制块，用于在从空闲模式返回第一模式时，提供具有比第一时钟信号频率低的频率的瞬态时钟信号(transient clock signal)直到调节器提供第一电平的电源电压给处理器。
时钟和电源控制块包括分频器，用给定除数分频第一时钟信号以输出瞬态时钟信号。在从空闲模式返回第一模式时，时钟和电源控制块将从分频器输出的瞬态时钟信号提供给处理器直到调节器提供第一电源电压给处理器。
时钟和电源控制块在第一模式将第一时钟信号提供给处理器。时钟和电源控制块包括多个分频器，用于以给定比率分频标准时钟信号(normal clocksignal)。每个分频器实施不同的除数。时钟和电源控制块在从空闲模式转换到第一模式时传送分频器输出的时钟信号中的一个时钟信号。时钟信号对应于调节器提供给处理器的电源电压的电平。时钟和电源控制块将第一时钟信号和瞬态时钟信号从处理器断开。处理器将表示运行模式的模式信号传送给控制块。
根据本公开的另一实施例，处理器系统包括处理器；调节器，用于将电源电压提供给处理器；分频电路，用于将处理器外部提供的第一时钟信号分频；选择器，用于选择性地将从分频电路输出的分频信号提供给处理器；以及时钟和电源控制器，用于响应于模式信号控制分频电路、选择器和调节器。
模式信号代表第一操作模式和空闲模式之一。时钟和电源控制器控制所述分频电路，以便输出从外部提供的第一时钟信号作为第一运行模式中的分频信号。时钟和电源控制器控制所述调节器以便在第一模式将第一电源电压提供给处理器。时钟和电源控制器控制所述选择器以便在空闲模式不将分频信号提供给处理器。时钟和电源控制器控制所述选择器，以便在空闲模式不将分频信号提供给处理器。
时钟和电源控制器控制所述调节器以便在空闲模式期间将低于第一电源电压的较低空闲电源电压提供给处理器。此外，时钟和电源控制器控制所述选择器，以便在从空闲模式转变到第一模式时将分频信号从分频电路提供给处理器直到由调节器提供给处理器的电源电压增加到第一电源电压。
分频电路包括用于分频第一时钟信号的多个分频器，并且每个分频器实施不同的除数。
在从空闲模式转变到第一模式时，随着由调节器提供给处理器的电源电压的增加，时钟和电源控制器控制将要提供给处理器的分频信号。
根据本公开的实施例，处理器系统包括处理器，用于输出表示运行模式的模式信号；调节器，用于将电源电压提供给处理器；以及第一分频电路，用于将从处理器外部提供的第一时钟信号进行分频。处理器系统包括选择器，用于选择性地将从第一分频电路输出的分频信号提供给处理器；时钟和电源控制器，用于响应于模式信号控制分频电路、选择器和调节器；第二分频电路，用于分频第一时钟信号；以及外围电路，其响应于从第二分频电路输出的分频信号而操作。
根据本公开的实施例，处理器系统包括处理器，用于输出表示运行模式的模式信号；调节器，用于将电源电压提供给处理器；分频电路，用于将从处理器外部提供的第一时钟信号进行分频；以及第一选择器，用于输出从第一时钟信号和分频电路输出的分频信号之一。处理器系统包括第二选择器，用于选择性地将输出信号从第一选择器提供给处理器；时钟和电源控制器，控制分频电路、第一和第二选择器和调节器；以及响应于从分频电路输出的分频信号而操作的外围电路。
处理器系统将从空闲模式提供给处理器的电源电压转换成低于第一电平的空闲电平。因此，空闲模式时处理器的功率消耗降低。此外，在从空闲模式转变成第一模式时，通过将提供给处理器的电源电压增加到第一电平，以及降低提供给处理器的时钟信号的频率(不同于第一频率)，可以防止处理器的误操作。
通过结合附图，将在下面更为详细地描述本发明的优选实施例。
图1显示了根据本公开的实施例的处理器系统。
图2显示了图1中所示的分频电路的结构。
图3是显示根据时钟和电源控制器的运行模式的控制序列的流程图。
图4显示了从正常模式转变到空闲模式并从空闲模式返回正常模式时提供给CPU的电源电压和时钟信号。
图5显示了提供给根据本发明实施例的处理器系统中CPU的电源电压和时钟信号的变化。
图6显示了在分频电路具有两个分频器的情况下，根据运行模式，提供给CPU的电源电压和时钟信号的变化。
图7显示了根据本公开的实施例的处理器系统。
具体实施例方式
图1显示了根据本公开的实施例的处理器系统100。处理器系统100包括处理器芯片110和电压调节器120。处理器芯片110可以是微控制器、微处理器、处理器等。电压调节器120提供电压VDDCPU和VDDPERI，该电压VDDCPU和VDDPERI是处理器芯片110运行时所需的。处理器系统100可以用于手持装置，诸如蜂窝电话、PDA、数字照相机、笔记本、可携式信用卡支付终端、MP3播放器等。
处理器芯片110包括CPU(中央处理单元)112和外围电路113。处理器芯片110可以具有多种处理器，诸如代替CPU 112的DSP(数字信号处理器)。外围电路113可包括存储器、存储器控制器、高速数据缓存、I/O端口、LCD控制器、UART(通用异步收发器)、DMA(直接存储器存取)、计时器、ADC(模数转换)、触屏界面、照相机接口、总线接口、多媒体卡接口等。
处理器芯片110根据运行模式提供时钟信号给CPU 112和用于控制电源电压的时钟和电源控制块111。时钟和电源控制块111产生时钟信号HCLK和时钟信号FCLK。时钟和电源控制块111具有用于关于给定任务选择功率消耗的功率控制方法。时钟和电源控制块111可以启动正常模式、慢速模式、空闲模式和睡眠模式。
时钟和电源控制块111在正常模式将时钟信号提供给CPU 112和外围电路113。如果在正常模式所有外围设备都接通，则将最大化功率消耗。外围设备的操作可以由软件控制。在空闲模式，时钟和电源控制块111断开提供给CPU 112的时钟信号FCLK，并将时钟提供给至少一个外围电路113。因此，空闲模式通过断开CPU 112减少功率消耗。中断可以将CPU 112从空闲模式唤醒。在空闲模式期间，时钟和电源管理器220控制电压调节器120并减少提供给CPU 112的电源电压。时钟和电源管理器220与正常模式中的频率相比降低提供给CPU 112的时钟信号FCLK的频率，直到在从空闲模式返回正常模式时将提供给CPU 112的电源电压VDDCPU增加到标准操作电平(normaloperation level)。
参考图1，时钟和电源控制块111包括RTC(实时时钟)210、时钟和电源管理器220、PLL(锁相环)230、分频电路240和250、以及多路复用器250。如果启动时钟和电源管理器220，则电源控制信号IDL_PWR_LVL被发送给电压调节器120，所述电压调节器120在空闲模式信号IDL启动时将空闲电源电压提供给CPU 112。电压调节器120响应于电源控制信号IDL_PWR_LVL确定提供给CPU 112的电源电压VDDCPU的电平。如果电源控制信号IDL_PWR_LVL被启动，则电压调节器120提供空闲电平(例如1.0V)的电源电压VDDCPU。如果电源控制信号IDL_PWR_LVL变为不活动，则电压调节器120将标准电平(例如1.3V)的电源电压VDDCPU提供给CPU 112。
外部时钟信号的相位EXTCLK由PLL 230控制。从处理器芯片110外部的时钟源(未示出)提供外部时钟信号EXTCLK。时钟源由处理器芯片110实现并在芯片上。从PLL输出的时钟信号PLLOUT被提供到分频电路230和260。分频电路240响应于时钟和电源管理器220的分频控制信号IDL_CLK_DIV将来自PLL 230的时钟信号PLLOUT分频。分频电路260包括具有N个除数的分频器，并通过将来自PLL 230的时钟信号PLLOUT分频，输出时钟信号HCLK。时钟信号HCLK被提供到CPU 112和外围电路113。分频器240的结构将在图2中更为详细地描述。
参考图2，分频电路240包括分频器241和242以及多路复用器243。分频器241和242具有不同的分频比率并各自将来自PLL 230的时钟信号PLLOUT分频。多路复用器243响应于来自控制器的分频控制信号IDL_CLK_DIV，将来自PLL 230的时钟信号和从分频器241和242输出的分频时钟信号之一提供给图1所示的多路复用器250。虽然分频电路240仅具有两个分频器241和242，但是可以不同地改变分频器的数目。从控制器220提供的分频控制信号IDL_CLK_DIV的比特数根据分频器的数目确定。再次参考图1，多路复用器250响应于时钟选择信号IDL_CLK_SEL选择性地将来自分频电路240的、作为时钟信号FCLK的信号提供给CPU 112。如果时钟信号IDL_CLK_SEL是逻辑“0”，则时钟信号FCLK的频率为0，如果时钟选择信号IDL_CLK_SEL为逻辑“1”，则来自分频电路240的信号被提供给CPU 112作为时钟信号FCLK。多路复用器250可以由转换器来代替，用于响应于时钟选择信号IDL_CLK_SEL将来自分频电路240的信号作为时钟信号FCLK提供给CPU 112。
根据时钟和电源管理器220的操作模式的控制序列示于图3中。在进入空闲模式时，CPU 112启动空闲模式信号IDL(S500)。时钟和电源管理器220响应于启动的空闲模式信号IDL启动电源控制信号IDL_PWR_LVL。提供到CPU 112的电源电压VDDCPU被减小到空闲电平(S501)。时钟和电源管理器220将时钟选择信号IDL_CLK_SEL设置为逻辑“0”。结果，提供到CPU 112的时钟信号被断开(S502)。在空闲模式，时钟和电源控制块110断开提供给CPU 112的时钟信号FCLK，并降低电源电压VDDCPU，由此降低在空闲模式下由于CPU 112导致的功率消耗，如图1所示。
从空闲模式唤醒可以由EINT或RTC(210)报警中断发出(S503)。用于产生外部中断EINT的源的例子有小键盘、触摸屏、鼠标等。
时钟和电源管理器220使电源控制信号IDL_PWR_LVL无效。电压调节器120响应于电源控制信号IDL_PWR_LVL将标准电平(normal level)的电源电压VDDCPU提供给CPU 112。需要预定时间以便将电源电压从空闲电平增加到标准电平。
图4显示了在从正常模式过渡到空闲模式或者从空闲模式过渡到正常模式时的、提供给CPU 112的电源电压VDDCPU和时钟信号FLCK的改变。如果正常模式被转换成空闲模式，则提供给CPU 112的电源电压VDDCPU被降低为空闲电平(1.0V)，并且时钟信号FLCK断开。
在由于例如中断而返回正常模式的情况下，提供给CPU 112的电源电压VDDCPU逐渐增加到标准电平(1.3V)(S504)。在CMOS技术下，电源电压VDDCPU越低，则CPU的运行速度也越低。如图4所示，在电源电压VDDCPU与标准电平相比低的过渡周期中，在将具有标准状态频率的时钟信号FCLK提供给CPU 112的情况下，CPU 112将被误操作。为了解决这些问题，根据本发明的实施例，在过渡周期期间，具有低于标准频率的频率的时钟信号被提供给CPU 112。
再次参考图1和3，时钟和电源管理器220输出分频控制信号IDL_CLK_DIV以便输出分频时钟信号，并将时钟选择电路IDL_CLK_SEL设置为逻辑“1”。分频电路240响应于分频控制信号IDL_CLK_DIVl，从分频器241输出分频信号。多路复用器250响应于时钟选择信号IDL_CLK_SEL，将从分频电路240分频的时钟信号提供给CPU 112。提供给CPU 112的时钟信号FCLK的频率与标准频率相比是低的(S505)。例如，时钟信号FCLK的标准频率是400MHz，时钟信号FCLK的频率在过渡周期是(400/M1)MHz。
时钟和电源管理器220确定提供给CPU 112的电源电压VDDCPU是否足以增加到标准电平(S506)。这种确定可由多种方法执行。例如，时钟和电源管理器220接收从电压调节器120提供的电源电压VDDCPU以检测电压电平。根据另一个例子，事先测量将电源电压增加到标准电平所需的时间，然后在时钟和电源管理器220中设置所需的时间。从RTC 210输入时钟周期数目。结果，可确定过渡周期是否已经过。
如果提供给CPU 112的电源电压VDDCPU被充分地增加，则时钟和电源管理器220输出时钟分频信号IDL_CLK_DIV，并且分频电路240输出来自PLL240的时钟信号PLLOUT。时钟选择信号IDL_CLK_SEL保持为逻辑“1”。从PLL 240输出的时钟信号PLLOUT通过分频电路240和多路复用器250，被提供给时钟信号FCLK。具有标准频率的时钟信号FCLK被提供给CPU 112(S507)。
图5显示了根据本公开的实施例的电源电压VDDCPU和时钟信号FCLK的变化的例子，其中电源电压VDDCPU和时钟信号FCLK根据处理系统100中的操作模式被提供给CPU 112。在空闲模式，被提供给CPU 112的电源电压VDDCPU是比标准电平(1.3V)低的空闲电平(1.0V)，并且时钟信号FCLK被断开。在从空闲模式返回正常模式期间，当电源电压VDDCPU被增加到标准电平时，在过渡周期，从分频器241输出的分频时钟信号被提供给CPU 112。由于具有低频率的时钟信号FCLK被提供给CPU 112，运行速度112降低。尽管与标准电平相比提供给CPU 112的电源电压VDDCPU是低的，但是时钟信号FCLK的频率与正常运行情况相比也是低的，以便可以确保CPU 112的稳定运行。
在空闲模式期间提供给CPU 112的电源电压VDDCPU越低，则由CPU 112消耗的功率越小。因为在空闲模式下电源电压VDDCPU的电平与响应时间(过渡周期)成反比，可以根据用户的需求控制空闲模式下电源电压VDDCPU的电平。
图6显示了在分频电路240具有如图2所示的两个分频器的情况下，根据操作模式提供给CPU 112和时钟信号FCLK的电源电压VDDCPU的变化的例子。在从空闲模式返回正常模式时，被分频器241分成M1的时钟信号被作为时钟信号FCLK提供给CPU 112。如果电源电压VDDCPU增加到预定电平(例如，(标准电平-空闲电平)/2，则被分频器242分成M2的时钟信号被作为时钟信号FCLK提供给CPU 112。其中，分频器241和242的除数是M1＞M2。
考虑从空闲模式返回正常模式时的电源电压VDDCPU的电压电平，可以通过更快地改变时钟信号FCLK的频率来缩短过渡周期；时钟信号FCLK的频率越快，则CPU 112的运行速度就越快。
图7显示了根据本公开的实施例的处理器系统。图7所示的处理器系统300的结构与图1所示的系统100的类似，因此省略对其的重复。
图7所示的系统采用分频电路440，用于将时钟信号HCLK提供给外围电路113，而无需附加用于提供在过渡周期具有低频的时钟信号给CPU 112的分频电路。分频电路440包括具有N个除数的分频器。
在从空闲模式返回正常模式时，时钟和电源管理器430控制多路复用器430和460，以便将由分频器440分频的时钟信号提供给CPU 112，直到电源电压VDDCPU被充分地增加到标准电平。在正常模式下电源电压VDDCPU被充分地增加到标准电平的情况下，来自PLL 420的时钟信号PLLOUT被作为时钟信号FCLK提供给CPU 112。在空闲模式断开提供给CPU 112的时钟信号PLLOUT。
根据本公开的实施例，具有比标准电平低的空闲电平的电源电压在空闲模式期间被提供给处理器，以便在空闲模式期间可以降低处理器的功率消耗。此外，在从空闲模式返回正常模式时，通过将提供给处理器的电源电压增加到标准电平，以及通过使提供给处理器的时钟信号的频率低于标准频率，可以防止处理器的误操作。
根据作为整体在本文件中的说明，本领域技术人员能够实施本发明。提出了多种细节以便提供对本发明更为彻底地理解。在其他示例中，为了不混淆本发明没有详细描述公知的特征。
尽管本发明是参照优选实施例来描述的，在此描述和说明的特定实施例不是用。实际上，很显然根据本公开本领域的技术人员可以进行多种方式地修改。发明者认为本发明的主题包括在此公开的各种元件、特征、功能和/或特性的所有组合和子组合。
权利要求
1.一种用于控制电源电压的方法，包括在空闲模式，将提供给处理器的电源电压从第一电平转换到空闲电平；以及以与第一模式中的运行速度相比低的运行速度运行处理器直到电源电压增加到第一电平。
2.如权利要求1所述的方法，其中以低运行速度运行处理器包括将具有与第一模式的频率相比低的频率时钟信号提供给处理器直到提供给处理器的电源电压增加到第一电平。
3.如权利要求2所述的方法，其中以低运行速度运行处理器包括用给定除数分频来自处理器外部的时钟信号直到提供给处理器的电源电压增加到第一电平；以及将分频时钟信号提供给处理器。
4.如权利要求3所述的方法，进一步包括提供第一模式的、从处理器外部输入的时钟信号给处理器。
5.如权利要求3所述的方法，进一步包括在空闲模式，断开提供给处理器的分频时钟信号。
6.如权利要求3所述的方法，其中以低运行速度运行处理器包括根据在从空闲模式返回第一模式期间提供给处理器的电源电压的增加率来改变提供给处理器的时钟信号的给定除数。
7.如权利要求1所述的方法，其中在空闲模式提供给处理器的电源电压是低于第一模式时的第一电源电压的空闲电源电压。
8.一种用于控制电源电压的方法，包括一旦进入空闲模式则降低提供给处理器的电源电压；一旦从空闲模式返回第一模式，则将提供给处理器的电源电压增加到第一电压电平；以及提供具有比第一时钟信号频率低的频率的时钟信号直到提供给处理器的电压增加到第一电压电平。
9.如权利要求8所述的方法，其中提供具有低频率的时钟信号给处理器包括用给定除数分频第一时钟信号；以及将分频时钟信号提供给处理器。
10.如权利要求8所述的方法，其中将具有低频率的时钟信号提供给处理器包括提供第一时钟信号给处理器，其中提供给处理器的电源电压被增加到第一电压电平。
11.如权利要求10所述的方法，其中将具有低频率的时钟信号提供给处理器进一步包括在从增加提供给处理器的电源电压的点起预定时间之后提供第一时钟信号。
12.如权利要求10所述的方法，进一步包括在第一模式将第一时钟信号提供给处理器。
13.如权利要求8所述的方法，其中将时钟信号的频率返回第一电压电平包括与提供给处理器的电源电压成比例地改变从处理器外部提供的时钟信号的除数。
14.如权利要求8所述的方法，进一步包括在空闲模式断开提供给处理器的时钟信号。
15.如权利要求8所述的方法，进一步包括当处理器进入空闲模式时由处理器输出空闲模式信号。
16.一种用于控制电源电压的方法，包括在空闲模式降低提供给处理器的电源电压并将时钟从处理器断开；一旦退出空闲模式则将提供给处理器的电源电压增加到第一模式中的第一电压电平；以及将具有与第一时钟信号频率相比低的频率的时钟信号提供给处理器直到提供给处理器的电源电压增加到第一电压电平。
17.如权利要求16所述的方法，其中提供具有低频率的时钟信号给处理器包括用给定除数对第一时钟信号分频；以及将分频时钟信号提供给处理器。
18.如权利要求17所述的方法，其中提供具有低频率的时钟信号给处理器包括一旦提供给处理器的电源电压被增加到第一电压电平则提供第一时钟信号给处理器。
19.如权利要求18所述的方法，其中提供具有低频率的时钟信号给处理器进一步包括在从增加提供给处理器的电源电压的点起预定时间之后提供第一时钟信号。
20.如权利要求19所述的方法，进一步包括在第一模式提供第一时钟信号给处理器。
21.如权利要求16所述的方法，其中将时钟信号的频率返回第一电平包括与提供给处理器的电源电压成比例地改变从处理器外部提供的时钟信号的除数。
22.如权利要求16所述的方法，进一步包括当处理器进入空闲模式时，由处理器输出空闲模式信号。
23.一种处理器系统，包括处理器；调节器，用于将具有对应于运行模式的电平的电压提供给处理器；以及时钟和电源控制块，用于在空闲模式提供具有比第一时钟信号的频率低的频率的瞬态时钟信号。
24.如权利要求23所述的处理器系统，其中所述时钟和电源控制块包括分频器，用于用给定除数分频第一时钟信号以输出瞬态时钟信号。
25.如权利要求24所述的处理器系统，其中时钟和电源控制块将从分频器输出的瞬态时钟信号提供给处理器直到调节器在第一模式提供第一电压给处理器。
26.如权利要求25所述的处理器系统，其中时钟和电源控制块在第一模式将第一时钟信号提供给处理器。
27.如权利要求24所述的处理器系统，其中时钟和电源控制块包括多个用于用给定除数分频第一时钟信号的分频器。
28.如权利要求27所述的处理器系统，其中多个分频器的每个具有不同的除数。
29.如权利要求28所述的处理器系统，其中时钟和电源控制块在从空闲模式转变到第一模式期间传送从分频器输出的时钟信号中的一时钟信号；以及其中时钟信号对应于由调节器提供给处理器的电压的电平。
30.如权利要求23所述的处理器系统，其中时钟和电源控制块将第一时钟信号和瞬态时钟信号从处理器断开。
31.如权利要求23所述的处理器系统，其中所述处理器将表示运行模式的模式信号发送给时钟和电源控制块。
32.如权利要求23所述的处理器系统，进一步包括分频电路，用于对从处理器外部提供的第一时钟信号分频；以及选择器，选择性地将从分频电路输出的瞬态信号提供给处理器，其中瞬态信号是分频信号并且其中，时钟和电源控制器响应于模式信号控制所述分频电路、选择器和调节器。
33.如权利要求32所述的处理器系统，其中所述模式信号表示第一模式和空闲模式之一。
34.如权利要求33所述的处理器系统，其中时钟和电源控制器控制所述分频电路，以便分频第一时钟信号并在第一模式将分频时钟信号提供给处理器。
35.如权利要求34所述的处理器系统，其中时钟和电源控制器控制所述调节器，以便在第一模式将第一电压提供给处理器。
36.如权利要求34所述的处理器系统，其中时钟和电源控制器控制所述选择器，以便在空闲模式期间不将分频时钟信号提供给处理器。
37.如权利要求33所述的处理器系统，其中时钟和电源控制器控制所述调节器，以便在空闲模式将低于第一电压的空闲电源电压提供给处理器。
38.如权利要求34所述的处理器系统，其中时钟和电源控制器控制所述选择器，以便在从空闲模式转变到第一模式期间将分频时钟信号提供给处理器直到由调节器提供给处理器的电压被增加到第一电压。
39.如权利要求32所述的处理器系统，其中所述分频电路包括多个用于分频第一时钟信号的分频器。
40.如权利要求32所述的处理器系统，其中每个分频器包括不同的除数。
41.如权利要求40所述的处理器系统，其中时钟和电源控制器在从空闲模式转变到第一模式期间控制将要由调节器提供给处理器的分频信号。
42.一种处理器系统，包括处理器，用于输出表示运行模式的模式信号；调节器，用于将电压提供给处理器；第一分频电路，用于分频从处理器外部提供的第一时钟信号；第一选择器，用于选择性地将从第一分频电路输出的分频信号提供给处理器；时钟和电源控制器，用于响应于模式信号控制第一分频电路、选择器和调节器；第二分频电路，用于分频第一时钟信号；以及外围电路，响应于从第二分频电路输出的分频信号而运行。
43.如权利要求42所述的处理器系统，进一步包括第二选择器，用于选择性地将来自第一选择器的分频信号提供给处理器，其中时钟和电源控制器控制第一和第二分频电路、第一和第二选择器、以及调节器；以及外围电路，其响应于从分频电路输出的分频信号而运行。
全文摘要
一种处理器系统电源电压在空闲模式期间具有比标准电平低的空闲电平。处理器的功率消耗在空闲模式期间被降低。在从空闲模式返回正常模式期间，提供给处理器的电源电压增加到标准电平，并且提供给处理器的时钟信号的频率与标准频率相比被降低。结果，可以防止处理器的误操作。
文档编号G06F1/04GK1637683SQ20041010492
公开日2005年7月13日 申请日期2004年12月24日 优先权日2003年12月24日
发明者尹炳辉, 李润泰 申请人:三星电子株式会社