专利名称：一种用于产生方波输出信号的集成电路信号发生器的制作方法
技术领域：
本发明涉及一种用于产生表示波形、特别是方波或阶梯波形的模拟输出信号的集成电路信号发生器，并且本发明还涉及一种用于产生表示这些波形的模拟输出信号的方法。
背景技术：
用于产生表示各种波形的模拟信号(特别是电压信号)的信号发生器是已知的。这种信号发生器通常包括一个输出表示所需波形的电压信号的电路。通过向阴极射线管或其它合适的可视显示器施加所述输出电压信号，可以显示表示该输出信号的波形。这种电路最简单地可以包括一个周期性地接通和切断电源电压Vdd的开关电路，并且将该切换的电压施加给一个输出终端，其在电源电压和地之间交替变化，从而产生一个表示方波波形的模拟输出电压信号。通过选择开关电路向输出终端接通和切断电源电压的频率，来选择该输出信号的频率。通过选择将电源电压切换到输出终端以及从其处断开的持续期间，来选择输出信号的占空比。然而，这种信号发生器的问题在于，通常它们仅适合于产生在固定最大值(通常是电源电压Vdd的值)和固定最小值(通常是地)之间振荡的表示方波波形的输出信号。没有额外的相对复杂的电路，不可能改变输出信号摆动的最大和最小电压值。
包括一个数模转换器(DAC)例如电压DAC的信号发生器也是已知的。DAC输出一个表示所需波形的模拟电压信号。将对应于该波形电压值的多个数码字，从外部电路以适当的序列以及在适当的时间间隔内，连续地施加给DAC，以便DAC输出一个表示所需波形的模拟输出信号。
尽管这种包括一个DAC的信号发生器适合于产生表示所需波形的模拟输出信号，它们仍受到许多劣势的困扰。首先，它们有效率低的趋向，因为它们并未使用DAC至其最大效率，其次，它们需要外部电路来保存对应于输出信号的所需电压值的数码字。该外部电路需要编程以便以适当的序列、在适当的时间间隔内将数码字施加给DAC，从而由DAC输出的模拟信号表示所需的波形。另一劣势、也是特别严重的劣势在于数码字必须从外部电路传输到DAC，以依次加载进DAC，这将显著地降低DAC的运转，特别是外部电路和DAC之间的数字链路是通过串行接口的情况。这是不希望看到的。
因此，需要一种可以克服已知信号发生器的至少一些问题、用于产生表示一个波形特别是方波或阶梯波形的模拟输出信号的信号发生器。
本发明针对这种信号发生器，并且本发明还针对一种用于产生表示这种波形的模拟信号的方法。
发明内容
依照本发明，提供了一种用于产生表示方波形的模拟输出信号的集成电路信号发生器，该信号发生器包括一个芯片级(on-chip)DAC，具有一个用于输出表示方波形的模拟输出信号的模拟输出，一个芯片级(on-chip)存储电路，用于保存分别对应于模拟输出信号的最大模拟值和最小模拟值的第一数码字和第二数码字，以及一个芯片级(on-chip)控制电路，用于选择性和交替地向DAC加载所述第一和第二数码字以产生表示方波波形的模拟输出信号。
在本发明的一个实施例中，控制电路响应于一个外部发生信号以向DAC加载第一和第二数码字。
在本发明的另一实施例中，由外部发生信号的频率来确定模拟输出信号的频率。
作为替代地，提供了一个芯片级信号发生电路，以产生芯片级发生信号，所述控制电路响应于该芯片级发生信号以向DAC加载第一和第二数码字。芯片级信号发生电路最好是可编程的，以选择模拟输出信号的频率。
存储电路最好是可编程的，以使对应于模拟输出信号的所需模拟最大和最小值的第一和第二数码字的写入更加便利。
在本发明的一个实施例中，存储电路包括一个用于保存第一数码字的芯片级第一数码字存储寄存器和一个用于保存第二数码字的芯片级第二数码字存储寄存器。
在本发明的另一实施例中，提供了一个芯片级开关电路，以选择性和交替地向DAC切换第一和第二数码字存储寄存器。
控制电路最好输出一个加载DAC信号，以加载来自切换到DAC的第一和第二数码字存储寄存器之一的数码字，并且开关电路响应于一个来源于所述加载DAC信号的控制信号，以选择性地向DAC切换第一和第二数码字存储寄存器。
在本发明的一个实施例中，提供了一个芯片级DAC寄存器，以保存将被加载进DAC的第一和第二数码字中被选中的那个，并放置所述开关电路以选择性和交替地向DAC寄存器切换第一和第二数码字存储寄存器，并且DAC寄存器响应于加载DAC信号以从切换到DAC寄存器的第一和第二数码字存储寄存器之一接收数码字。
在本发明的另一实施例中，提供了一个芯片级接口电路，以接收外部发生信号，控制电路响应该外部发生信号来选择性和交替地向DAC加载第一和第二数码字。
在本发明的一个实施例中，DAC是一个电压DAC，模拟输出信号是一个表示电压方波形的电压信号。
此外，本发明提供了一种用于产生表示阶梯波形的模拟输出信号的集成电路信号发生器，该信号发生器包括一个有一个用于输出表示阶梯波形的模拟输出信号的模拟输出的芯片级DAC，一个用于保存对应于模拟输出信号的模拟阶梯值的多个数码字的芯片级存储电路，一个用于选择性和顺序地向DAC加载数码字以产生表示阶梯波形的模拟输出信号的芯片级控制电路。
在本发明的一个实施例中，控制电路响应于一个外部发生信号以向DAC加载数码字。
在本发明的另一实施例中，由外部发生信号的频率来确定模拟输出信号的频率。
作为替代地，提供了一个芯片级信号发生电路，以产生芯片级发生信号，所述控制电路响应于该芯片级发生信号以向DAC加载数码字。芯片级信号发生电路最好是可编程的，以选择模拟输出信号的频率。
存储电路最好是可编程的，以使对应于模拟输出信号的所需模拟阶梯值的数码字的写入更加便利。
在本发明的一个实施例中，存储电路包括多个芯片级数码字存储寄存器，其用于保存对应于模拟输出电压的所需模拟阶梯值的各个数码字。
在本发明的一个实施例中，提供了一个芯片级开关电路，以选择性和顺序地向DAC切换数码字存储寄存器。
在本发明的另一实施例中，控制电路输出一个加载DAC信号，以从切换到DAC的数码字存储寄存器之一加载数码字，并且开关电路响应于来源于所述加载DAC信号的控制信号，以选择性地向DAC切换数码字存储寄存器。
本发明还提供了一种用于在集成电路中产生表示方波波形的模拟输出信号的方法，该方法包括如下步骤在集成电路中提供一个芯片级DAC，在集成电路的一个芯片级存储电路中保存第一数码字和第二数码字，所述第一和第二数码字分别对应于模拟输出信号的最大模拟值和最小模拟值，以及选择性和交替地向DAC加载第一和第二数码字，以在DAC的模拟输出中产生表示方波波形的模拟信号。
在本发明的一个实施例中，响应于产生自集成电路外部的一个外部发生信号而将第一和第二数码字加载进DAC。
在本发明的另一实施例中，由外部发生信号的频率来确定模拟输出信号的频率。
作为替代地，响应于一个芯片级发生信号而将第一和第二数码字加载进DAC。
本发明进一步提供了一种用于在集成电路中产生表示阶梯波形的模拟输出信号的方法，该方法包括如下步骤在集成电路中提供一个芯片级DAC，在集成电路的一个芯片级存储电路中保存多个数码字，所述数码字对应于模拟输出信号的模拟阶梯值，以及选择性和顺序地向DAC加载数码字，以在DAC的模拟输出中产生表示阶梯波形的模拟信号。
在本发明的一个实施例中，响应于产生自集成电路外部的一个外部发生信号而将数码字加载进DAC。
在本发明的另一实施例中，由外部发生信号的频率来确定模拟输出信号的频率。
作为替代地，响应于一个芯片级发生信号而将数码字加载进DAC。
本发明的优势依照本发明的集成电路信号发生器有许多优势。依照本发明的信号发生器是一种特别简单且并不复杂的信号发生器，并且有效地运转以产生表示方波或阶梯波形的模拟输出信号。信号发生器的操作特别简单，并且只需要最少的编程。在要求信号发生器产生表示方波波形的模拟输出信号的情况下，将对应于模拟输出信号的所需最大和最小电压值的第一和第二数码字写入存储电路。在控制电路响应于一个外部发生信号以选择性和交替地向DAC加载第一和第二数码字的情况下，向控制电路施加适当的外部信号。通过适当地选择外部信号的频率，来选择模拟输出信号的频率。还通过适当地选择外部信号，来选择模拟输出信号所表示的方波波形的占空比。在模拟输出信号的频率将为恒定的，并且占空比将为一的情况下，外部发生信号可以是一个频率恒等于模拟输出信号的所需频率两倍的标准时钟信号。在另一方面，如果所需波形的占空比将不为一，那么可以向控制电路施加频率适当变化的外部发生信号。当控制电路响应于一个外部发生信号以选择性和交替地向DAC加载第一和第二数码字时，本发明的简易对于任何掌握该技术的人来说将是显然的。
在要求信号发生器产生表示方波波形的模拟输出信号，并且信号发生器产生一个控制电路所响应以选择性和交替地向DAC加载第一和第二数码字的芯片级信号的情况下，向存储电路写入对应于模拟输出信号的所需最大和最小电压值的第一和第二数码字，并且对所述芯片级信号发生器进行编程以输出频率适当的芯片级发生信号，从而产生有所需频率和占空比的模拟输出信号。
当操作信号发生器以产生表示阶梯波形的模拟输出信号时，可以从该信号发生器获得相似的优势，因为在控制电路响应于外部发生信号以产生所需频率的阶梯波形，并在所需时间周期内维持模拟输出信号的阶梯电压值的情况下，所需要的仅仅是向存储电路写入对应于模拟输出信号的所需阶梯电压值的适当值数码字，并适当选择外部发生信号。在模拟输出信号将以恒定的速率步进通过电压阶梯的情况下，可以以适当恒定频率的标准时钟信号来提供外部信号。作为替代地，当控制电路响应于一个内部产生的信号时，对芯片级信号发生电路进行编程以输出频率适当的内部发生信号，从而在所需时间间隔内将模拟输出电压步进通过电压阶梯。
由于在集成电路中以芯片级(在芯片上)提供了依照本发明的信号发生器的存储电路，在从存储电路向DAC加载数码字时没有延迟，否则延时将在把对应于输出信号的所需电压值的数码字保存在外部电路中和必须从外部电路传输至DAC的时候产生。
通过提供控制电路响应于外部发生信号以从存储电路向DAC加载数码字，通过选择外部发生信号为适当频率，可以很轻易地选择模拟输出信号的频率。此外，通过适当选择和改变外部发生信号的频率，也可以很轻易地选择波形的占空比。
此外，当给信号发生器配备一个可编程的存储电路时，通过对应于所需电压值向存储电路写入适当值的数码输入字，可以很轻易地更改模拟输出信号的电压值。
本发明的另一优势在于可以给信号发生器配备相对较少的针脚数，换句话说，是相对较少的输入和输出终端数。通常，所有需要的是单个输出终端，和足够的针脚，用于在存储电路是可编程的情况下允许对存储电路进行编程，以及在提供了芯片级信号发生电路的情况下用于对芯片级信号发生电路进行编程。在典型的情况下，一个单个串行数据输入针脚、一个SYNC针脚和一个时钟针脚是对存储电路和芯片级信号发生电路进行编程所需要的全部。在控制电路响应于一个外部发生信号的情况下，另一针脚是接收该外部发生信号所需要的全部。因此，提供了用于接收外部发生信号的单个针脚，以允许选择和控制模拟输出信号的频率和占空比。
从参照附图、仅以举例方式给出的一些首选实施例的下述描述中，本发明的这些和其它优势对于那些熟悉技术的人来说将是显而易见的。
图1是一种依照本发明的用于产生表示方波波形的模拟输出信号的集成电路信号发生器的方框示意图，图2表示在图1的信号发生器运转以产生一个模拟输出信号的期间，该信号发生器的信号的波形，图3表示在图1的信号发生器运转以产生一个替代图2波形所表示的模拟输出信号的期间，该信号发生器的信号的波形，图4是一种依照本发明另一实施例的也是用于产生表示方波波形的模拟输出信号的集成电路信号发生器的方框示意图，图5是一种也是依照本发明的用于产生表示阶梯波形的模拟输出信号的集成电路信号发生器的方框示意图，以及图6表示在图5的信号发生器运转以产生一个模拟输出信号的期间，该信号发生器的信号的波形。
具体实施例方式
参见附图，首先参见图1，表示的是一种依照本发明的用于产生表示方波波形的模拟输出电压信号的集成电路信号发生器，其整体用附图记号1表示。使用CMOS工艺将信号发生器1作为集成电路芯片来实施。信号发生器1包括一个用于接收电源电压Vdd的电源电压终端2和一个用于使信号发生器1接地的接地终端3。在输出终端5中输出模拟输出电压信号。信号发生器1包括一个芯片级(on-chip)存储电路8，其在本发明的该实施例中包括一个用于保存对应于方波波形模拟输出电压信号的最大电压值的第一数码字的芯片级可编程第一数码字存储寄存器9，和一个用于保存对应于方波波形模拟输出电压信号的最小电压值的第二数码字的芯片级可编程第二数码字存储寄存器10。
一个芯片级电压数模转换器(DAC)12(其模拟输出13被连接至输出终端5)，通过转换保存在第一和第二寄存器9和10中的第一和第二数码字来在输出终端5产生模拟输出电压信号。向DAC12施加一个可以在芯片级产生或从外部来源提供的基准电压Vref。在芯片级控制电路14和芯片级开关电路15的控制下，选择性和交替地向DAC12加载第一和第二数码字，以产生表示方波波形的模拟输出信号。芯片级DAC寄存器17在DAC12进行的转换期间，保存第一和第二数码字之一。开关电路15响应于来自在控制电路14控制下的芯片级D型触发器19的控制信号，选择性和交替地向DAC寄存器17切换第一和第二寄存器9和10，这将在下文中进行描述。
来自控制电路14的加载DAC线20上的加载DAC信号，向由开关电路15切换到DAC寄存器17的第一和第二寄存器9和10之一开启DAC寄存器17，以接收第一和第二数码字中对应的那个，并向DAC12传输第一和第二数码字。在本发明的该实施例中，由控制电路14响应于一个外部发生信号(其施加给被识别为LDAC终端22的输入终端)而产生加载DAC线20上的加载DAC信号。将施加给LDAC终端22的外部发生信号通过一个芯片级接口电路24，继续传递给控制电路14。施加给LDAC终端22的外部发生信号在图2中由波形(a)表示，并将在下文中进行描述。
开关电路15包括两个芯片级数字开关，即一个将第一寄存器9切换到DAC寄存器17的数字开关S1和一个将第二寄存器10切换到DAC寄存器17的数字开关S2。在本发明的该实施例中，用于操作开关S1和S2的控制信号由触发器19从加载DAC线20上的加载DAC信号中得出。触发器19被配置为其负Q输出连接至其DATA输入，并且控制信号来源于其正Q输出，其通过控制线25施加给第一开关S1。将加载DAC线20上的加载DAC信号施加给触发器19的时钟输入。触发器19可以由一个来自控制电路14的重置信号来重置供电，或者可以由一个通过接口电路24接收的外部重置信号来重置。
当来自触发器19的控制线25上的控制信号保持较高值时，第一开关S1响应于控制线25上的控制信号并保持使第一寄存器9切换至DAC寄存器17的闭合电路状态，并且当来自触发器19的控制信号降低时，则进入使第一寄存器9与DAC寄存器17隔离的断开电路状态。反相器26使控制线25上的控制信号反相并将其施加给第二开关S2，当从反相器26施加给第二开关S2的反向控制信号较高时，第二开关S2也保持闭合电路状态，从而使第二寄存器10切换至DAC寄存器17。当来自反相器26的反相控制信号降低时，第二开关S2进入断开电路状态，从而使第二寄存器10与DAC寄存器17隔离。相应地，当来自触发器19的控制信号保持较高值时，第一开关S1处于闭合电路状态而第二开关S2处于断开电路状态，当来自触发器19的控制信号降低时反之亦然。
现在特别参见图2，如上讨论的波形(a)表示施加给LDAC终端22的外部发生信号。该外部发生信号是有恒定频率的时钟信号，为方便起见，在下文中称为LDAC信号。图2的波形(b)表示由控制电路14响应于LDAC信号(a)而产生并且被施加给加载DAC线20的加载DAC信号。正如所看到的，加载DAC信号的频率与LDAC信号相同。DAC寄存器17响应于加载DAC信号的每个下降沿，从由开关S1和S2切换到DAC寄存器的第一和第二寄存器9和10之一接收和传输第一和第二数码字之一。
图2的波形(c)表示由触发器19在控制线25中输出的控制信号。控制信号在加载DAC信号的交替的下降沿由高变低以及由低变高。相应地，在加载DAC信号的每个下降沿，第一和第二开关S1和S2的导通状态是相反的，从而交替地向DAC寄存器17切换第一和第二寄存器9和10。当第一和第二寄存器9和10被切换至DAC寄存器17时，加载DAC线20上的加载DAC信号开启DAC寄存器，以从刚切换至DAC寄存器17的第一和第二寄存器9和10之一接收随后将传输给DAC12的数码字。
图2的波形(d)表示在输出终端5中输出的来自DAC12的模拟输出信号。该模拟输出信号表示占空比为一的方波波形，其在对应于第一数码字的最大电压Voutmax和对应于第二数码字的最小电压Voutmin之间摆动。相应地，在加载DAC线20上的加载DAC信号的每个下降沿上，输出终端5中的模拟输出电压在最大电压Voutmax和最小电压Voutmin之间摆动。因此，由于由控制电路14输出的加载DAC线20上的加载DAC信号直接来源于LDAC信号，模拟输出信号的频率由LDAC信号直接确定，并且为LDAC信号频率的一半。相应地，在本发明的该实施例中，通过适当选择外部产生的LDAC信号的频率为模拟输出信号所需频率的两倍，来选择模拟输出信号的频率。
此外，如下所述，通过改变LDAC信号的频率，可以选择方波波形的占空比等于除了一以外的值。
给接口电路24提供三个输入终端，即一个串行数据输入(SDIN)终端28、一个时钟终端29和一个SYNC终端30，以使向第一和第二寄存器9和10写入对应于模拟数码输出信号的所需最大和最小电压值的第一和第二数码字更加便利。
在使用时，电源电压Vdd施加给电源电压终端2以及接地终端3接地，使用时钟终端29和SYNC终端30，通过SDIN终端28以构成相应的数码字，将对应于模拟输出信号的所需最大和最小电压值的第一和第二数码输入字写入第一和第二寄存器9和10。向LDAC终端22施加具有适当频率以给模拟输出电压信号提供所需频率的外部产生的LDAC信号。控制电路14从LDAC信号中得到将施加给加载DAC线20的加载DAC信号。在LDAC信号的每个下降沿上，以及依次在加载DAC线20上的加载DAC信号的每个下降沿上，模拟输出信号的电压在分别对应于保存在第一和第二数码字9和10中的第一和第二数码字的高低电压Voutmax和Voutmin之间摆动。当LDAC信号是有恒定频率的时钟信号时，模拟输出信号的频率是施加给LDAC终端22的LDAC信号频率的一半，并且模拟输出信号的占空比为一。
现在参见图3，对应于图2中波形(a)至(d)，波形(a)至(d)表示当选择施加给信号发生器1的LDAC终端22的波形为(a)的LDAC信号时产生占空比大于一的频率恒定的模拟输出信号，参见图3的波形(d)时的对应信号。在此情况下，波形为(a)的LDAC信号的频率是变化的，从而在适当的时间间隔产生波形为(a)的LDAC信号的下降沿，从而由控制电路14从波形为(a)的LDAC信号中产生的波形为(b)的加载DAC信号同样地在适当的时间间隔表现出下降沿，以向DAC12加载第一和第二数码字。由于由触发器19输出的控制信号来源于波形为(b)的加载DAC信号，在波形为(b)的加载DAC信号的每个下降沿上，改变波形为(c)的控制信号的极性，从而在适当的时间向DAC寄存器17适当地切换第一和第二寄存器9和10，以向DAC12加载第一和第二数码字来产生波形为(d)的模拟输出信号。波形为(d)的模拟输出信号是有恒定频率的方波波形，并且占空比等于二。
不用说，通过适当选择外部产生的LDAC信号的频率，可以由信号发生器1来产生其它占空比的模拟输出信号。
现在参见图4，表示的是一种依照本发明另一实施例的集成电路信号发生器，其整体用附图标记40表示。信号发生器40基本上与信号发生器1相似，并且相似的元件用相同的附图标记来标识。信号发生器40和信号发生器1之间的主要差异在于，在信号发生器40中，由控制电路14响应于一个在本发明的该实施例中由一个可编程芯片级信号发生电路41产生的芯片级发生信号来产生加载DAC信号。与图2所示的外部产生的LDAC信号相似(控制电路14从中产生依次施加给加载DAC线20的加载DAC信号)，通过经由接口电路24的SDIN终端28、时钟终端29和SYNC终端30，所述信号发生电路41是可编程的，以向控制电路14输出时钟信号。
在使用时，使用时钟终端29和SYNC终端30，通过SDIN终端28构成相应的数码字，并依次通过接口电路24，向第一和第二寄存器9和10写入对应于模拟输出信号的最大和最小电压值的第一和第二数码字。还通过SDIN终端28、时钟终端29和SYNC终端30对信号发生电路41进行编程以向控制电路14输出频率适当的信号。
有了相对简单的信号发生电路41，可以由信号发生器40产生有相对较宽范围的所需频率并且占空比为一的模拟输出信号。然而，在模拟输出信号的占空比不为一的情况下，信号发生电路41将需要额外的逻辑电路以向控制电路14提供信号，以便控制电路14将产生适当的加载DAC信号。这对于那些熟悉技术的人来说是显而易见的。
现在参见图5，表示的是一种依照本发明另一实施例的集成电路信号发生器，其整体用附图标记60表示。信号发生器60基本上与信号发生器1相似，并且相似的元件用相同的附图标记来标识。在本发明的该实施例中，信号发生器60适合于输出表示方波波形的模拟输出信号，信号发生器60也适合于输出这类型的阶梯波形，例如，如图6中的波形(d)所示。在本发明的该实施例中，存储电路8包括N个芯片级可编程数码字存储寄存器，即用于保存对应于模拟输出信号的N个所需电压阶梯的直到N个数码字的数码字存储寄存器R1至Rn。开关电路15包括N个芯片级数码开关，即用于选择性和连续地向DAC寄存器17切换各个寄存器R1至Rn的开关S1至Sn。控制电路14响应于一个施加给LDAC终端22的外部产生的LDAC信号，以产生一个加载DAC信号，其将被施加给加载DAC线20来开启DAC寄存器17以在开关S1至Sn将寄存器R1至Rn切换到DAC寄存器17的时候，从寄存器R1至Rn接收数码字，并将DAC寄存器17中的数码字依次传输给DAC12。
一个芯片级解码器63响应于加载DAC线20上的加载DAC信号，以确定由开关S1至Sn向DAC寄存器17切换寄存器R1至Rn的顺序。开关S1至Sn响应于由解码器63在线L1至Ln上输出的启动信号，以按照适当的顺序向DAC寄存器17切换寄存器R1至Rn。
在使用时，如已参照图1的信号发生器1描述的，向数码字存储寄存器R1至Rn写入对应于模拟输出信号步进通过的所需阶梯电压值的数码字。可以通过SDIN终端28、时钟终端29和SYNC终端30以及通过接口电路24，把向DAC寄存器17切换数码字存储寄存器R1至Rn的顺序编程进解码器63。向LDAC终端22施加频率适当的LDAC信号。如已参照图1的信号发生器1描述的，控制电路14从LDAC终端22上的LDAC信号中产生加载DAC信号，并且向加载DAC线20施加加载DAC信号。响应于加载DAC信号，解码器63按照适当的顺序激活开关S1至Sn，以便按照适当的顺序向DAC寄存器17切换数码字存储寄存器R1至Rn中的数码字。
现在参见图6，响应于由图6的波形(a)所表示的频率恒定的时钟信号提供的LDAC信号而产生图6的阶梯波形(d)的模拟输出信号。波形(b)表示由控制电路14从波形为(a)的LDAC信号中产生的加载DAC信号。在各个开关S1至Sn在闭合电路状态中工作以向DAC寄存器17切换寄存器R1至Rn中的对应寄存器的期间内，解码器向每个开关S1至Sn输出一个高信号。为了产生图6的波形(d)的模拟输出信号，需要四个数码字存储寄存器R1至R4来保存对应于模拟电压步进通过的四个电压阶梯值的四个数码字。
在其它方面，信号发生器60的使用和操作与图1的信号发生器1的使用和操作相似。
尽管信号发生器被描述为包括可编程的数码字存储寄存器，尽管这是令人想要的，但数码字存储寄存器为可编程并不是必须的。此外，尽管参照图4描述的信号发生器被描述为包括一个可编程的芯片级信号发生电路，尽管这是令人想要的，但它并不是必须的。
尽管信号发生器被描述来输出特定波形的模拟输出信号，但对于那些熟悉技术的人来说，很显然参照附图描述的信号发生器可用来输出不同波形的模拟输出信号，并且通过适当编程数码字存储寄存器，以及在信号发生器配备了可编程芯片级信号发生电路的情况下，对该芯片级信号发生电路进行适当的编程，或相反，适当选择将施加给信号发生器的外部产生的LDAC信号，可以产生这些其它波形。
尽管DAC寄存器、触发器和解码器被描述为响应于加载DAC信号的下降沿，但对于那些熟悉技术的人来说，很显然替代于响应于下降沿，它们也可以响应于加载DAC信号的上升沿。
尽管数码字存储寄存器、信号发生电路41和解码器被描述为通过一个串行接口是可编程的，可以提供任何其它适合的接口，例如并行接口、I2C接口。
尽管参照图5描述的信号发生器被描述为包括N个数码字存储寄存器，应当看到，当图5的信号发生器用于产生一个阶梯波形时，并非所有N个寄存器都需要使用。例如，可以用对应于阶梯电压值的值的数码字，来编程对应于阶梯波形中阶梯数的适当数量的数码字存储寄存器，并且解码器也可以适当地编程。
权利要求
1.一种用于产生表示方波波形的模拟输出信号的集成电路信号发生器，该信号发生器包括一个具有一个用于输出表示方波波形的模拟输出信号的模拟输出的芯片级DAC，其特征在于，提供了一个芯片级存储电路用于保存分别对应于模拟输出信号的最大模拟值和最小模拟值的第一数码字和第二数码字，并且提供了一个芯片级控制电路用于选择性和交替地向DAC加载所述第一和第二数码字以产生表示方波波形的模拟输出信号。
2.一个如权利要求1中所要求的集成电路信号发生器，其特征在于所述控制电路响应于一个外部发生的信号以向DAC加载所述第一和第二数码字。
3.一个如权利要求2中所要求的集成电路信号发生器，其特征在于所述模拟输出信号的频率是由所述外部发生的信号的频率来确定的。
4.一个如任意的前述权利要求中所要求的集成电路信号发生器，其特征在于提供了一个芯片级信号发生电路以产生一个芯片级发生信号，所述控制电路响应于所述芯片级发生信号以向DAC加载第一和第二数码字。
5.一个如权利要求4中所要求的集成电路信号发生器，其特征在于所述芯片级信号发生电路是可编程的，以选择模拟输出信号的频率。
6.一个如任意的前述权利要求中所要求的集成电路信号发生器，其特征在于所述存储电路是可编程的，以使对应于模拟输出信号的所需模拟最大和最小值的第一和第二数码字的写入更加便利。
7.一个如任意的前述权利要求中所要求的集成电路信号发生器，其特征在于所述存储电路包括一个用于保存第一数码字的芯片级第一数码字存储寄存器，和一个用于保存第二数码字的芯片级第二数码字存储寄存器。
8.一个如权利要求7中所要求的集成电路信号发生器，其特征在于提供了一个芯片级开关电路，以选择性和交替地向DAC切换第一和第二数码字存储寄存器。
9.一个如权利要求8中所要求的集成电路信号发生器，其特征在于所述控制电路输出一个加载DAC信号以从切换至DAC的第一和第二数码字存储寄存器之一加载数码字，并且所述开关电路响应于一个来源于所述加载DAC信号的控制信号以选择性地向DAC切换第一和第二数码字存储寄存器。
10.一个如权利要求9中所要求的集成电路信号发生器，其特征在于提供了一个芯片级DAC寄存器，以保存将被加载进DAC的第一和第二数码字中被选中的那个，并放置所述开关电路以选择性和交替地向DAC寄存器切换第一和第二数码字存储寄存器，并且DAC寄存器响应于加载DAC信号以从切换到DAC寄存器的第一和第二数码字存储寄存器之一接收数码字。
11.一个如任意的前述权利要求中所要求的集成电路信号发生器，其特征在于提供了一个芯片级接口电路，以接收控制电路所响应之的用于选择性和交替地向DAC加载第一和第二数码字的外部发生信号。
12.一个如任意的前述权利要求中所要求的集成电路信号发生器，其特征在于所述DAC是一个电压DAC，并且所述模拟输出信号是一个表示电压方波波形的电压信号。
13.一种用于产生表示阶梯波形的模拟输出信号的集成电路信号发生器，该信号发生器包括一个具有一个用于输出表示阶梯波形的模拟输出信号的模拟输出的芯片级DAC，一个用于保存对应于模拟输出信号的模拟阶梯值的多个数码字的芯片级存储电路，一个用于选择性和顺序地向DAC加载数码字以产生表示阶梯波形的模拟输出信号的芯片级控制电路。
14.一个如权利要求13中所要求的集成电路信号发生器，其特征在于所述控制电路响应于一个外部发生信号以向DAC加载数码字。
15.一个如权利要求14中所要求的集成电路信号发生器，其特征在于所述模拟输出信号的频率是由所述外部发生的信号的频率来确定的。
16.一个如权利要求13至15的任意一条中所要求的集成电路信号发生器，其特征在于提供了一个芯片级信号发生电路，以产生芯片级发生信号，所述控制电路响应于该芯片级发生信号以向DAC加载数码字。
17.一个如权利要求16中所要求的集成电路信号发生器，其特征在于所述芯片级信号发生电路是可编程的，以选择模拟输出信号的频率。
18.一个如权利要求13至17的任意一条中所要求的集成电路信号发生器，其特征在于所述存储电路是可编程的，以使对应于模拟输出信号的所需模拟阶梯值的数码字的写入更加便利。
19.一个如权利要求13至18的任意一条中所要求的集成电路信号发生器，其特征在于所述存储电路包括多个芯片级数码字存储寄存器，用于保存对应于模拟输出电压的所需模拟阶梯值的各个数码字。
20.一个如权利要求19中所要求的集成电路信号发生器，其特征在于提供了一个芯片级开关电路，以选择性和顺序地向DAC切换数码字存储寄存器。
21.一个如权利要求20中所要求的集成电路信号发生器，其特征在于所述控制电路输出一个加载DAC信号，以从切换到DAC的多个数码字存储寄存器之一加载数码字，并且所述开关电路响应于来源于所述加载DAC信号的控制信号，以选择性地向DAC切换数码字存储寄存器。
22.一种用于在集成电路中产生表示方波波形的模拟输出信号的方法，该方法包括如下步骤在集成电路中提供一个芯片级DAC，在该集成电路的一个芯片级存储电路中保存第一数码字和第二数码字，所述第一和第二数码字分别对应于模拟输出信号的最大模拟值和最小模拟值，以及选择性和交替地向DAC加载第一和第二数码字，以在DAC的模拟输出中产生表示方波波形的模拟信号。
23.如权利要求22中所要求的方法，其特征在于响应于产生自集成电路外部的一个外部发生的信号而将所述第一和第二数码字加载进DAC。
24.如权利要求23中所要求的方法，其特征在于所述模拟输出信号的频率是由所述外部发生的信号的频率来确定的。
25.如权利要求22至24的任意一条中所要求的方法，其特征在于响应于一个芯片级发生信号而将所述第一和第二数码字加载进DAC。
26.一种用于在集成电路中产生表示阶梯波形的模拟输出信号的方法，该方法包括如下步骤在集成电路中提供一个芯片级DAC，在该集成电路的一个芯片级存储电路中保存多个数码字，所述多个数码字对应于模拟输出信号的各个模拟阶梯值，以及选择性和顺序地向DAC加载数码字，以在DAC的模拟输出中产生表示阶梯波形的模拟传号。
27.如权利要求26中所要求的方法，其特征在于响应于产生自集成电路外部的一个外部发生信号而将所述数码字加载进DAC。
28.如权利要求27中所要求的方法，其特征在于所述模拟输出信号的频率是由所述外部发生的信号的频率来确定的。
29.如权利要求26至28的任意一条中所要求的方法，其特征在于响应于一个芯片级发生信号而将数码字加载进DAC。
全文摘要
一种用于产生方波波形的模拟电压输出信号的信号发生器(1)包括一个在输出终端(5)输出模拟电压信号的芯片级DAC(12)。芯片级第一和第二可编程寄存器(9、10)保存对应于模拟输出信号的最大和最小电压值的第一和第二数码字。一个芯片级开关电路(15)选择性和交替地将所述第一和第二寄存器(9、10)切换至一个芯片级DAC寄存器(17)，从其上响应于一个由控制电路(14)产生的加载DAC信号将所述第一和第二数码字加载进DAC(12)。所述加载DAC信号响应于一个施加给LDAC终端(22)的时钟信号形式的外部产生的LDAC信号而产生。响应于加载DAC信号，触发器(19)在控制线(25)上输出控制信号，以交替地向DAC寄存器(17)切换第一和第二寄存器(9、10)。模拟输出信号的频率由LDAC信号的频率来确定，并且是LDAC信号频率的一半。
文档编号G06F1/025GK1717867SQ200480001585
公开日2006年1月4日 申请日期2004年1月23日 优先权日2003年1月29日
发明者唐纳尔·P.·加拉蒂, 阿伯特·C.·奥格拉迪, 都多·M.·维内拉纽 申请人:阿纳洛格装置公司