专利名称：平行处理的多重微控制器的结构及时序控制方法
技术领域：
本发明是有关一种多重微控制器的结构及时序控制方法，特别是有关一种平行处理的多重微控制器的结构及时序控制方法。
背景技术：
微控制器/微处理器(Microcontroller/Microprocessor，简称MCU/MPU)又称为单晶片电脑(Single chip Microcomputer)，是不需其他辅助电路而能独立执行运算的装置，主要是负责系统产品中控制功能的积体电路元件，一颗微控制器几乎就是一台微型的电脑，因为它包含了完整电脑所提供的各种功能。
微控制器的应用相当广泛，包括消费性电子、工业控制、医疗仪器、车控等等，应用在不同的领域所控制的周边元件也有所不同，各周边元件的交握协定(handshaking protocol)也有所不同，常见的交握协定有I2C protocol、通用异步收发协定(universal asynchronousreceiver/transmitters，UART protocol)等，微控制器必需在符合各种交握协定下与不同的周边元件沟通。有些应用上微控制器必需产生特定时序(specific timing)或固定时序(fix timing)来控制周边元件或波形测量，例如产生脉冲宽度调节(pulse width modulation，PWM)来控制马达。所以微控制器必需能够产生准确的时序来控制周边元件或用准确的时序来测量输入的信号。
一般微控制器利用软件模拟(software emulation)或增加特定硬件线路来解决时序问题，例如周边元件与微控制器用I2C当做交握协定，微控制器可用软件来模拟I2C交握协定或是在微控制器内部增加I2C交握协定的硬件电路。一般而言，用软件模拟可以节省硬件成本，但是不容易精确的产生特定时序或固定时序来控制周边元件；至于在微控制器内部增加特定的硬件电路是可以精确的控制所需要的时序，但又因为增加了硬件电路而必需增加成本，尤其是不同的周边元件所需要的交握协定可能不同，微控制器常常必需增加更多交握协定的硬件电路，让微控制器可以控制更多的周边元件。
已知一种微控制器系统结构如图1所示，微控制器11透过程序存储器总线(program memory bus)读取程序存储器(program memory)12，资料存储器(data memory)13则是视系统的需求而增加，由于微控制器需要一直读取程序存储器，微控制器存取(access)资料存储器则透过另一组资料存储器总线，微控制器也常常需要搭配不同的周边元件14去完成系统规格，透过不同的周边元件控制总线对周边元件进行控制，从整个微控制器系统观点来看，其缺点是当中断产生时，我们无法预测程序执行的顺序，也无法预测程序执行时间，所以那些需用精确固定时序来控制的周边元件，就无法用软件来模拟以达到控制的效果，用来精准的量测信号也不易达到。
另一已知的多重微控制器结构如图2所示，多个微控制器单元25、26、27透过总线与共用的资料存储器28与共用的周边元件29形成所谓的多重微控制器，多重微控制器系统的微控制器单元数量端视系统的规格需求而改变。在这系统里，由于每一个微控制器单元都拥有自己的程序存储器，所有的微控制器单元都可以独立运作，每个微控制器都可以有自己的时脉，缺点在于程序复杂无法共用程序存储器而且整个系统成本相当昂贵。
再者，随着半导体技术的进步，存储器可以支援更高的频宽，于是引导出一种超纯量/超执行绪(super-scaler/hyper-thread)多重微控制器结构，其系统结构如图3所示，多个微控制器31、32共用一个程序存储器33并让多个微控制器一起运作，并在每个微控制器31、32与程序存储器的间加入指令缓冲区(instruction buffer)，由于每个微控制器多了指令缓冲区，微控制器读取程序存储器机率变小了，当然也减少被干扰的机率，执行的程序比较能够依照我们所需要来运作；不过很显然的，它只能降低发生的机率，但是无法确保不受干扰，而那些需固定时间来做固定时序的周边元件，仍然无法用软件来精确的控制，且其整个硬件成本相当高。
有监于此，本发明是针对上述的问题，提出一种平行处理的多重微控制器的结构及时序控制方法，可以降低制造成本有效解决微控制器受干扰的问题。
发明内容
本发明的主要目的，是在提供一种平行处理的多重微控制器的结构及时序控制方法，其是利用数个微控制器程序执行状态模组来平行执行多个程序，使得多个程序可以平行处理，避免微控制器程序执行程序受干扰的问题。
本发明的另一目的，是在提供一种平行处理的多重微控制器的结构及时序控制方法，其是利用多重微控制器控制逻辑控制数个微控制器程序执行状态模组执行的顺序，简化硬件结构并可降低整个系统制作成本。
本发明的再一目的，是在提供一种平行处理的多重微控制器的结构及时序控制方法，可使软件以精确产生固定时序来控制周边元件。
根据本发明的目的，本发明一种平行处理的多重微控制器的结构，其特征在于，包括至少二微控制器程序执行状态模组，每一该等微控制器程序执行状态模组可执行至少一程序；一多重微控制器控制逻辑，其是连接该等微控制器程序执行状态模组，可控制该等微控制器程序执行状态模组于错开的时序中执行各自的程序；以及一微控制器运算逻辑，其是连接该等微控制器程序执行状态模组并提供辅助运算。
其中该等微控制器程序执行状态模组之一与该微控制器运算逻辑整合成一个微控制器。
其中设定该等微控制器程序执行状态模组之一优先处理中断。
其中，该微控制器运算逻辑包括一程序定序器及一算术逻辑单元，并由一总线与该程序定序器及该算术逻辑单元连接以传送信号。
其中，每一该微控制器程序执行状态模组包括一程序计数器及一算数旗标，并由一总线连接该程序计数器及该算数旗标以传送信号。
其中，该等微控制器程序执行状态模组经过一交握协定传送控制信号至周边元件。
其中，该交握协定是选自I2C protocol、通用异步收发协定、SPI、输入信号的脉冲宽度测量程序、计时器所组成群组的其中之一。
其中，还包括一程序存储器，其是储存数个程序并经由程序存储器总线与该等微控制器程序执行状态模组连接。
其中，该等微控制器程序执行状态模组是读取该程序存储器的程序执行运算。
其中，该程序是选自主程序、PWM波形产生程序、输入信号的脉冲宽度测量程序、I2C交握协定程序、UART交握协定程序、SPI交握协定程序、Timer计时程序所组成群组的其中之一。
其中，还包括至少一资料存储器，其是经由资料存储器总线与该等微控制器程序执行状态模组连接。
根据本发明的另一目的，本发明一种多重微控制器的时序控制方法，该多重微控制器包括X个微控制程序执行状态模组，共用Y个程序存储器，其中X≥2、Y≥1，且该多重微控制器接受一个频率为1/T的时脉，其特征在于，该时序控制方法包括
令所述X个微控制程序执行状态模组各别在低于1/T的工作时脉频率1/T1、1/T2…1/TX下工作，且1/T1、1/T2…1/TX为第X个微控制程序执行状态模组的工作时脉频率，并令1/T1+1/T2+…+1/TX≤Y*1/T。
其中在X个微控制程序执行状态模组中，设定至少一个固定的微控制器程序执行状态模组来优先处理中断。
其中该y个程序存储器设置于多重微控制器的外部或内部。
其中该X个微控制程序执行状态模组各别与对应的一个微控制器运算逻辑整合成一个完整的微控制器。
其中该X个微控制程序执行状态模组动态地与同一个微控制器运算逻辑整合成一个完整的微控制器。
其中以1/Tn(n＝1，2…X)表示1/T1，1/T2…1/TX，则当n＝1，2…X-1时， 1/Tn＝(1/2n)*Y*(1/T)当n＝X时， 1/Tn＝(1/2(X-1))*Y*(1/T)。
其中X个微控制程序执行状态模组平均共享时脉频率资源，即1/T1＝1/T2＝…＝1/TX。
其中当X个微控制程序执行状态模组中有x个未在工作状态时，仅将时脉频率资源分享给(X-x)个微控制程序执行状态模组，而令1/T1+1/T2+…+1/TX-x≤y*1/T。
根据本发明的又一目的，本发明一种多重微控制器的中断处理方法，该多重微控制器包括X个微控制程序执行状态模组，其特征在于，该方法包括在该X个微控制程序执行状态模组中，设定至少一个固定的微控制器程序执行状态模组来优先处理中断。
其中该X个微控制程序执行状态模组各别与对应的微控制器运算逻辑整合成一个完整的微控制器。
其中该X个微控制程序执行状态模组动态地与同一个微控制器运算逻辑整合成一个完整的微控制器。
底下由具体实施例配合附图详加说明，当更容易了解本发明的目的、技术内容、特点及其所达成的功效，其中图1为已知一种微控制器系统结构实施例。
图2为另一已知的多重微控制器结构实施例。
图3为又一已知的多重微控制器结构实施例。
图4为本发明的结构实施例示意图。
图5为本发明的一种结构实施例方块图。
图6为本发明的另一种结构实施例方块图。
图7为本发明于四个微控制器程序执行状态模组的时脉运作图实施例。
图8为本发明的另一实施例的结构示意图。
具体实施例方式
本发明是提供一种多重微控制器(Multiple MCU，MMCU)结构，可使微控制器在执行程序时不受干扰，亦可使软件精确的产生与控制时序。
请参阅图4为本发明的结构实施例示意图，多重微控制器(MMCU)系统包含X个可以独立运作的微控制器MCU_1、MCU_2、MCU_3、MCU_4(本实施例中以X＝4为例加以说明)，MCU_1是用来执行主程序、MCU_2用来产生脉冲宽度调节(PWM)波形、MCU_3用来测量输入信号的脉冲宽度、MCU_4则是用来执行I2C交握协定。
请参阅图5为本发明的一种结构实施例方块图，当有四个微控制器MCU_1、MCU_2、MCU_3、MCU_4时，相对的有四个相同的微控制器程序执行状态模组(microcontroller program execution status module)51、52、53、54。微控制器程序执行状态模组51(程序计数器1、累加器1、算数旗标1)就给MCU_1运作时使用，微控制器程序执行状态模组52(程序计数器2、累加器2、算数旗标2)就给MCU_2运作时使用，微控制器程序执行状态模组53(程序计数器3、累加器3、算数旗标3)就给MCU_3运作时使用，微控制器程序执行状态模组54(程序计数器4、累加器4、算数旗标4)就给MCU_4运作时使用，且多重微控制器控制逻辑55在不同时序选择不同的微控制器程序执行状态模组作运算。
四个微控制器程序执行状态模组51、52、53、54可各自执行至少一程序，多重微控制器控制逻辑55连接微控制器程序执行状态模组51、52、53、54，并可使微控制器程序执行状态模组51、52、53、54于错开的时序中执行各自的程序，且有一微控制器运算逻辑50连接微控制器程序执行状态模组51、52、53、54以提供辅助运算；其中，微控制器运算逻辑50包括程序定序器514与算数逻辑单元515，两者由连接总线以传送信号；另外，微控制器程序执行状态模组51、52、53、54亦各自有一程序计数器、一累加器及一算数旗标。
在以上结构中，微控制器程序执行状态模组51、52、53、54以动态的方式共享微控制器运算逻辑50。当其中一个微控制器程序执行状态模组51、52、53、54和微控制器运算逻辑50搭配工作时，便构成一个动态的完整传统微控制器。
再参阅图6为本发明的另一种结构实施例方块图，包括一微控制器60可执行至少一程序、三个微控制器程序执行状态模组62、63、64以同样方式可各自执行至少一程序、及多重微控制器控制逻辑(MMCUcontrol logic)65连接微控制器60及微控制器程序执行状态模组62、63、64，并可使微控制器60及微控制器程序执行状态模组62、63、64于错开的时序中执行各自的程序。
其中，微控制器60具有程序计数器1(program counter 1)、累加器1(Accumulator 1)、算数旗标1(Arithmetic flag 1)、程序定序器(program sequencer)601、算术逻辑单元(ALU)602；另外，微控制器程序执行状态模组62、63、64亦各自包括有程序计数器、累加器、算数旗标，如此微控制器60中的程序计数器1、累加器1与算数旗标1亦可视为一微控制器程序执行状态模组61。
以上图6的结构在实质上与图5的结构相同，目的仅是说明在晶片制作上，可沿用原本的传统微控制器电路作为微控制器60，而外加其他电路设计作为其他结构部分，在设计上较为便利。
再请参阅图7为本发明于四个微控制器程序执行状态模组的时脉运作图实施例，在CLK的1#时序上，多重微控制器控制逻辑55选择微控制器程序执行状态模组51运作，即执行MCU_1程序；在CLK的2#时序上，多重微控制器控制逻辑55选择微控制器程序执行状态模组52运作，即执行MCU_2程序；在CLK的3#时序上，多重微控制器控制逻辑55选择微控制器程序执行状态模组51运作，即执行MCU_1程序；在CLK的4#时序上，多重微控制器控制逻辑55选择微控制器程序执行状态模组53运作，即执行MCU_3程序；在CLK的5#时序上，多重微控制器控制逻辑55选择微控制器程序执行状态模组51运作，即执行MCU_1程序；在CLK的6#时序上，多重微控制器控制逻辑55选择微控制器程序执行状态模组52运作，即执行MCU_2程序；依此类推，在本发明的结构中，若要增加系统功能让更多的微控制器可以同时运作，只要增加新的微控制器程序执行状态模组即可。
从整个来看，多重微控制器的时脉为CLK，MCU_1的指令执行时间点为CLK的1#、3#、5#、7#、…，在CLK的1#时执行主程序的第(N)个动作，在CLK的3#时执行主程序的第(N+1)个动作，在CLK的5#时执行主程序的第(N+2)个动作，依此类推，相当于MCU_1的执行时脉为多重微控制器时脉的1/2。MCU_2的指令执行时间点为CLK的2#、6#、10#、14#、…，在CLK的2#时执行PWM功能的第(M)个动作，在CLK的6#时执行PWM功能的第(M+1)个动作，在CLK的10#时执行PWM功能的第(M+2)个动作，依此类推，相当于MCU_2的执行时脉为多重微控制器时脉的1/4。MCU_3的指令执行时间点为CLK的4#、12#、…，在CLK的4#时执行脉冲宽度量测的第(U)个动作，在CLK的12#时执行脉冲宽度量测的第(U+1)个动作，依此类推，相当于MCU_3的执行时脉为多重微控制器时脉的1/8。MCU_4的指令执行时间点为CLK的8#、16#、…，在CLK的8#时执行I2C功能的第(V)个动作，在CLK的16#时执行I2C功能的第(V+1)个动作，依此类推，相当于MCU_4的执行时脉为多重微控制器时脉的1/8。
再者，图7所示的MCU_1、MCU_2、MCU_3、MCU_4是运作在各个错开的时序中，所以MCU_1、MCU_2、MCU_3、MCU_4是可以共用程序存储器，也不需要加入指令缓冲区来降低不同微控制器彼此的干扰，所以节省了硬件成本而且没有增加多重微控制器带来的软件复杂度。
由以上说明也可显然思及，所共用的程序存储器可以不只一个，例如可由四个MCU共用两个程序存储器。换言之MCU、程序存储器、时脉三者的间的关系为式(1)1/T1+1/T2+…+1/TX≤Y*1/T…………(1)其中，系统所提供的基本工作时脉频率为1/T，有X个MCU各别在低于1/T的工作时脉频率1/T1，1/T2…1/TX下工作，其中1/T1，1/T2…1/TX为第1，2…X个MCU的工作时脉频率，而Y为程序存储器的数目。
前述图7的例子是在X＝4，Y＝1的情况下，以1/2T，1/4T，1/8T，1/8T的方式共享资源。当然这并非唯一的方式，设计者可在本发明的概念下，用任意方式分配，例如1/4T，1/4T，1/4T，1/4T；或动态地在某些MCU未使用到的时候，暂时不分享资源，而将资源仅分享给使用到的MCU，如1/2T，1/4T，1/4T，0；等等。
需强调的是，以上时脉频率资源共享的观念，为本发明的另一重点，即使不搭配图5和图6的硬件结构，而应用于例如图3的传统结构中，也仍然是一项新颖的作法。换言之，上述所谓的MCU，可以是固定的传统MCU如图3，或动态的MCU(微控制器程序执行状态模组+微控制器运算逻辑)如图5、图6所示。
又，所谓“系统所提供的基本工作时脉频率为1/T”，是广义指每一个指令的动作最小单位为1/T，而不一定狭义是系统原始所供应的时脉频率为1/T。举例而言，如果电路是采取倍频设计，在每一时脉周期的正半周和负半周各工作一次，则本发明所谓的1/T，是指系统原始所供应时脉的两倍，或是以线路其他方式，产生其它供给MMCU的工作频率，则本发明所谓的1/T，是指经线路方式所产生的工作时脉频率。更详言之，例如系统原始所供应的时脉为1MHz，而系统经由线路方式产生相等于3MHz的工作频率，则本发明所谓“系统所提供的基本工作时脉频率”是3MHz，意即本发明所谓的1/T是泛指系统工作时所使用的实际工作时脉。
此外，根据以上的分工方式，我们可以在中断需求来临时，将中断服务程序固定指派给一个(或某些个固定的)MCU来处理，而确保其他的MCU完全不会被中断。这种「固定由某一或某些MCU来处理中断」的安排方式同样不仅可适用于图5、图6的结构，也可适用于图3的结构。本发明的此种新颖的中断处理方法，可以在所有MCU工作满载而仍出现新的中断需求时，确保大部分的MCU时序可以精确控制。
附带说明，不同功能组合的多重微控制器，其不同的微控制器执行时序则透过多重微控制器控制逻辑55重新设定，时序的设定也需配合系统规格与周边元件规格，例如，比较高速的交握协定就设定比较高频率的时序。
另外，图8所示为本发明的另一实施例的结构示意图，其是具有六个微控制器，第一个微控制器MCU_1执行主程序，第二个微控制器MCU_2执行I2C功能，第三个微控制器MCU_3执行UART功能，第四个微控制器MCU_4执行PWM功能，第五个微控制器MCU_5执行特殊波形产生功能一，第六个微控制器MCU_6执行特殊波形产生功能二，各自对应一微控制器程序执行状态模组，亦即X＝6。
因此，本发明可以不同数量的微控制器来执行各个程序，只要增加微控制器程序执行状态模组即可，或是调整每一个微控制器执行数个不同的程序以达到最佳执行效能的调校，使得制作成本与效能表现得到最佳的平衡。
另外我们可以用软件来完成不同的交握协定与各种周边元件沟通，正确的产生固定时序以控制不同的周边元件及精确的量测信号宽度，除上面所举例外，SPI交握协定程序，Timer计时程序，输入信号的脉冲宽度测量程序都是应用的范畴；不但大大降低硬件成本也大大强化微控制器使用的弹性。
本发明利用上述以数个微控制器程序执行状态模组使微控制器执行不同的运算程序，经由多重微控制器控制逻辑依照时脉执行各自的程序。因此，本发明不但可有效解决已知时序被干扰而无法精确控制时序的问题，提供一种平行处理的多重微控制器的结构，可使多个程序可以平行处理，并且硬件结构简单可降低整个系统制作成本。
以上所述是由实施例说明本发明的特点，其目的在使熟习该技术者能了解本发明的内容并据以实施，而非限定本发明的专利范围，故，凡是其他未脱离本发明所揭示的精神所完成的等效修饰或修改，仍应包含在以下所述的申请专利范围中。
权利要求
1.一种平行处理的多重微控制器的结构，其特征在于，包括至少二微控制器程序执行状态模组，每一该等微控制器程序执行状态模组可执行至少一程序；一多重微控制器控制逻辑，其是连接该等微控制器程序执行状态模组，可控制该等微控制器程序执行状态模组于错开的时序中执行各自的程序；以及一微控制器运算逻辑，其是连接该等微控制器程序执行状态模组并提供辅助运算。
2.如权利要求1所述的平行处理的多重微控制器的结构，其特征在于，其中该等微控制器程序执行状态模组之一与该微控制器运算逻辑整合成一个微控制器。
3.如权利要求1所述的平行处理的多重微控制器的结构，其特征在于，其中设定该等微控制器程序执行状态模组之一优先处理中断。
4.如权利要求1所述的平行处理的多重微控制器的结构，其特征在于，其中，该微控制器运算逻辑包括一程序定序器及一算术逻辑单元，并由一总线与该程序定序器及该算术逻辑单元连接以传送信号。
5.如权利要求1所述的平行处理的多重微控制器的结构，其特征在于，其中，每一该微控制器程序执行状态模组包括一程序计数器及一算数旗标，并由一总线连接该程序计数器及该算数旗标以传送信号。
6.如权利要求1所述的平行处理的多重微控制器的结构，其特征在于，其中，该等微控制器程序执行状态模组经过一交握协定传送控制信号至周边元件。
7.如权利要求6所述的平行处理的多重微控制器的结构，其特征在于，其中，该交握协定是选自I2C protocol、通用异步收发协定、SPI、输入信号的脉冲宽度测量程序、计时器所组成群组的其中之一。
8.如权利要求1所述的平行处理的多重微控制器的结构，其特征在于，其中，还包括一程序存储器，其是储存数个程序并经由程序存储器总线与该等微控制器程序执行状态模组连接。
9.如权利要求8所述的平行处理的多重微控制器的结构，其特征在于，其中，该等微控制器程序执行状态模组是读取该程序存储器的程序执行运算。
10.如权利要求9所述的平行处理的多重微控制器的结构，其特征在于，其中，该程序是选自主程序、PWM波形产生程序、输入信号的脉冲宽度测量程序、I2C交握协定程序、UART交握协定程序、SPI交握协定程序、Timer计时程序所组成群组的其中之一。
11.如权利要求1所述的平行处理的多重微控制器的结构，其特征在于，其中，还包括至少一资料存储器，其是经由资料存储器总线与该等微控制器程序执行状态模组连接。
12.一种多重微控制器的时序控制方法，该多重微控制器包括X个微控制程序执行状态模组，共用Y个程序存储器，其中X≥2、Y≥1，且该多重微控制器接受一个频率为1/T的时脉，其特征在于，该时序控制方法包括令所述X个微控制程序执行状态模组各别在低于1/T的工作时脉频率1/T1、1/T2…1/TX下工作，且1/T1、1/T2…1/TX为第X个微控制程序执行状态模组的工作时脉频率，并令1/T1+1/T2+…+1/TX≤Y*1/T。
13.如权利要求12所述的多重微控制器的时序控制方法，其特征在于，其中在X个微控制程序执行状态模组中，设定至少一个固定的微控制器程序执行状态模组来优先处理中断。
14.如权利要求12所述的多重微控制器的时序控制方法，其特征在于，其中该Y个程序存储器设置于多重微控制器的外部或内部。
15.如权利要求12所述的多重微控制器的时序控制方法，其特征在于，其中该X个微控制程序执行状态模组各别与对应的一个微控制器运算逻辑整合成一个完整的微控制器。
16.如权利要求12所述的多重微控制器的时序控制方法，其特征在于，其中该X个微控制程序执行状态模组动态地与同一个微控制器运算逻辑整合成一个完整的微控制器。
17.如权利要求12所述的多重微控制器的时序控制方法，其特征在于，其中以1/Tn(n＝1，2…X)表示1/T1，1/T2…1/TX，则当n＝1，2…X-1时，1/Tn＝(1/2n)*Y*(1/T)当n＝X时，1/Tn＝(1/2(X-1))*Y*(1/T)。
18.如权利要求12所述的多重微控制器的时序控制方法，其特征在于，其中X个微控制程序执行状态模组平均共享时脉频率资源，即1/T1＝1/T2＝…＝1/TX。
19.如权利要求12所述的多重微控制器的时序控制方法，其特征在于，其中当X个微控制程序执行状态模组中有x个未在工作状态时，仅将时脉频率资源分享给(X-x)个微控制程序执行状态模组，而令1/T1+1/T2+…+1/TX-x≤Y*1/T。
20.一种多重微控制器的中断处理方法，该多重微控制器包括X个微控制程序执行状态模组，其特征在于，该方法包括在该X个微控制程序执行状态模组中，设定至少一个固定的微控制器程序执行状态模组来优先处理中断。
21.如权利要求20所述的多重微控制器的中断处理方法，其特征在于，其中该X个微控制程序执行状态模组各别与对应的微控制器运算逻辑整合成一个完整的微控制器。
22.如权利要求20所述的多重微控制器的中断处理方法，其特征在于，其中该X个微控制程序执行状态模组动态地与同一个微控制器运算逻辑整合成一个完整的微控制器。
全文摘要
本发明提供一种平行处理的多重微控制器的结构及时序控制方法，其是一多重微控制器的结构，内含多个微控制器程序执行状态模组，在同一时脉下，不同的微控制器程序执行状态模组在相互错开不同时序下被执行，相当于有多个微控制器同时平行独立运作。因此本发明提供一种平行处理的多重微控制器的结构及时序控制方法，可避免因增加硬件电路而增加成本，并且有效解决执行程序时的时序被干扰而无法精确控制时序的问题。
文档编号G06F15/78GK1877555SQ200510075579
公开日2006年12月13日 申请日期2005年6月6日 优先权日2005年6月6日
发明者张荣麟 申请人:应广科技股份有限公司