专利名称：一种解决共享总线浮空导致io漏电的设计方法及装置的制作方法
技术领域：
本发明涉及集成电路设计及制造领域，特别涉及一种解决共享总线浮空导致输入输出电路(IO)漏电的设计方法。本发明还涉及一种解决共享总线浮空导致输入输出电路(IO)漏电的装置。
背景技术：
现代电子系统中通常包含有共享总线电路，其芯片的总线结构如图1所示。其中，数据总线通常是双向总线。如图2所示，通常芯片数据总线的驱动电路包括输入缓冲器、输出缓冲器、外部输入数据端子(IDATA)、芯片内部逻辑的数据输出端子(ODATA)、输出使能控制端(OEN)，连接缓冲器与芯片封装的焊盘端子(PAD)。其中，输出使能控制端(OEN)通常为低电平有效，输出使能控制端也可以是高电平有效，为表述方便本文以低电平为例进行描述，所述的方法同样适用于输出使能控制端高电平有效的情况；所述输入缓冲器通常为常开类型缓冲器，即任何时刻均可输入。当输出使能控制端(OEN)为高电平时，输出缓冲器关闭，数据输出端子(ODATA)到PAD端子的输出被屏蔽；当输出使能控制端(OEN)为低电平时，输出缓冲器打开，数据输出端子(ODATA)的状态传递到PAD端子。
如图2所示，通过配置OEN端子可将该缓冲器设置为输出状态，其端子状态真值表如下
通过配置OEN端子可将该缓冲器设置为输入状态，其端子状态真值表如下
图4为缓冲器的晶体管级电路图。如图4所示，根据晶体管的特性，当缓冲器的输入端子(I)为高电平或低电平时，M1管和M2管只有一个导通，此时没有漏电；当输入端子(I)浮空时或为中间电平时M1管和M2管同时导通从而导致从电源(VDD)到地(VSS)的漏电。
由上可知，当各个模块均不占用总线时，芯片数据总线的驱动电路为高阻态，即PAD端子为高阻态，此高阻态会导致输入输出电路的输入缓冲器漏电，从而导致系统功耗增加。若该芯片用于设备中，则该设备待机时间将缩短。
发明内容
(一)要解决的技术问题本发明的目的是通过控制输入输出缓冲器的开启和关闭，从而提供一种能够解决共享总线浮空导致IO漏电的设计方法。本发明的目的还提供一种解决共享总线浮空导致输入输出电路(IO)漏电的装置。
(二)技术方案为了达到上述目的，本发明采取以下方法在总线设置从器件选通信号；在总线上设置所有从器件的写有效信号；在总线上设置作用于所有从器件的读有效信号；在总线驱动电路中的输出缓冲器上设置输出使能控制端；所述方法还包括以下步骤
1)在总线驱动电路中的输入缓冲器上增设输入使能控制端；2)利用所述从器件选通信号和写有效信号控制输入缓冲器的输入使能控制端，从而控制输入缓冲器的开启和关闭。
其中，当某一从器件的选通信号有效且写有效信号有效时，在输入缓冲器的输入使能控制端的控制下所述输入缓冲器开启；当各个从器件均不占用总线时，各个从器件的选通信号均无效，输入缓冲器上的输入使能控制端使输入缓冲器关闭。
其中，所述输入缓冲器采用与门电路实现。
本发明解决共享总线浮空导致IO漏电的接口装置包括输入缓冲器和输出缓冲器，其中，所述输入缓冲器具备一输入使能端，该输入使能端由接选通信号和写有效信号共同控制。
其中，当某一从器件的选通信号有效且写有效信号有效时，在输入缓冲器的输入使能控制端的控制下所述输入缓冲器开启；当各个从器件均不占用总线时，各个从器件的选通信号均无效，输入缓冲器上的输入使能控制端使输入缓冲器关闭。
(三)有益效果1)由于本发明能够控制芯片中的输入输出缓冲器，因此，解决了总线浮空时输入输出电路(IO)漏电的问题，从而，降低了系统的功耗；2)当本发明制作的芯片用于设备中时，能够延长该设备的待机时间特别是手持设备的待机时间。
图1是现有技术的芯片的总线结构示意图；图2是现有技术的输入输出缓冲器结构示意图；图3是现有技术的从器件输入输出缓冲器的电路结构示意图；图4是缓冲器原理图；图5是与门原理图；
图6是本发明具有与门类型输入缓冲器的可控输入输出缓冲器结构示意图；图7是本发明从器件可控输入输出缓冲器的电路结构示意图。
图1说明1)CPU、控制器；2)SLAVE1、第一个从器件；3)SLAVE2、第二个从器件；4)SLAVEk、第k个从器件；5)CSN1、第1个从器件的选通信号；6)CSN2、第2个从器件的选通信号；7)CSNk、第k个从器件的选通信号；8)WRN、写有效信号；9)RDN、读有效信号；10)ADDR[m:0]、地址线[m:0]；11)DATA[n:0]、数据线[n:0]；图2说明1)IDATA、外部输入数据端子；2)ODATA、芯片内部逻辑的数据输出端子；3)OEN、输出使能控制端端子；4)PAD、连接缓冲器与芯片封装的焊盘端子；5)1、缓冲器；图3说明1)BUS I/F、总线接口电路，与外部CPU总线的接口电路，实现内部总线与外部总线的协议转换；2)Core、内部逻辑电路；3)DATA[x]、数据总线的第x位(x＝1～n)端子；
4)IDATA[x]、外部输入数据的第x位端子；5)ODATA[x]、芯片内部逻辑的第x位数据输出端子；6)OEN、输出使能控制端子；7)CSN、选通信号(片选使能控制端子)；8)RDN、读有效信号(读使能控制端子)；9)WRN、写有效信号(写使能控制端子)；10)1、缓冲器；图4说明1)I、缓冲器输入端；2)Y、缓冲器输出端；3)M1-M4、晶体管；4)VDD、电源；5)VSS、地；6)1、缓冲器；图5说明1)I、与门输入端；2)Y、与门输出端；3)m1-m6、晶体管；4)VDD、电源；5)VSS、地；6)3、与门；图6说明1)IDATA、外部输入数据端子；2)ODATA、芯片内部逻辑的数据输出端子；3)OEN、输出使能控制端子；4)IE、输入使能控制端子；5)PAD、连接缓冲器与芯片封装的焊盘端子；
6)3、与门；图7说明1)BUS I/F、总线接口电路，与外部CPU总线的接口电路，实现内部总线与外部总线的协议转换；2)Core、内部逻辑电路；3)DATA[x]、数据总线的第x位(x＝1～n)端子；4)IDATA[x]、外部输入数据的第x位端子；5)ODATA[x]、芯片内部逻辑的第x位数据输出端子；6)OEN、输出使能控制端子；7)IE、输入使能控制端子；8)CSN、选通信号(片选使能控制端子)；9)RDN、读有效信号(读使能控制端子)；10)WRN、写有效信号(写使能控制端子)；11)2、与非门；12)3、与门。
具体实施例方式
以下实施例用于说明本发明，但不用来限制本发明的范围。
如图6所示，在芯片设计阶段，在数据总线驱动电路中的输入缓冲器上增设输入使能控制端IE，高电平有效；引入与门类型的输入电路代替图2所示的单一功能的输入缓冲器1。该输入缓冲器1用与门3代替。
如图5所示，根据与门的原理，m1管和m2管为串联，其两个输入端A、B中的任何一个为低电平时，m1管和m2管中的一个为截止态，m3管和m4管至少有一个为导通状态，从而C端子为高电平，Y端子为低电平，此时m1管，m2管和m6管为截止态，从而消除VDD到VSS的漏电。
如图6所示，当IE为低电平时，PAD端子到IDATA端子的输入被屏蔽，IDATA端子被强置为低电平；当IE为高电平时，PAD端子的状态传递到IDATA端子；输出使能控制端OEN，低电平有效，当OEN为高电平时，输出缓冲器关闭，ODATA到PAD端子的输出被屏蔽；当OEN为低电平时，输出缓冲器打开，ODATA端子的状态传递到PAD端子；通过配置OE端子和IE端子可将该缓冲器设置为输出状态，其端子状态真值表如下
通过配置OE端子和IE端子可将该缓冲器设置为输入状态，其端子状态真值表如下
如图7所示，该电路中采用带输入使能控制端的双向缓冲器，同时利用CSN和WRN共同来控制输入缓冲器的开启，即控制输入使能控制端IE；当输入使能控制端IE为低电平时，IDATA[x]端被强制为低电平状态。图7中CSN和WRN经输入缓冲器后输入到或非门的输入端，该或非门的输出端控制与门输入缓冲器。在图7中，只有某一从器件的选通信号CSN有效且写有效信号WRN有效时，通过输入缓冲器上的输入使能控制端使该器件的数据端子的输入缓冲器打开；当各个从器件均不占用总线时，各个从器件的选通信号均无效，通过输入缓冲器上的输入使能控制端使输入缓冲器关闭。
通过上述方法和装置有效的消除了总线高阻态导致的驱动电路的输入缓冲器漏电流，从而降低了系统功耗；延长了设备的待机时间，特别是手持设备的待机时间。
权利要求
1.一种解决共享总线浮空导致IO漏电的设计方法，包括在总线设置从器件选通信号(CSN)；在总线上设置所有从器件的写有效信号(WRN)；在总线上设置作用于所有从器件的读有效信号(RDN)；在总线驱动电路中的输出缓冲器上设置输出使能控制端(OE)；其特征在于，所述方法还包括以下步骤1)在总线驱动电路中的输入缓冲器上增设输入使能控制端(IE)；2)利用所述从器件选通信号(CSN)和写有效信号(WRN)控制输入缓冲器的输入使能控制端(IE)，从而控制输入缓冲器的开启和关闭。
2如权利要求1所述的方法，其特征在于当某一从器件的选通信号(CSN)有效且写有效信号(WRN)有效时，在输入缓冲器的输入使能控制端(IE)的控制下所述输入缓冲器开启；当各个从器件均不占用总线时，各个从器件的选通信号(CSN)均无效，输入缓冲器上的输入使能控制端(IE)使输入缓冲器关闭。
3.如权利要求1所述的一种解决共享总线浮空导致IO漏电的设计方法，其特征在于所述输入缓冲器采用与门电路实现。
4.采用权利要求1所述的解决共享总线浮空导致IO漏电的接口装置包括输入缓冲器和输出缓冲器，其特征在于所述输入缓冲器具备一输入使能端(IE)，该输入使能端由接选通信号(CSN)和写有效信号(WRN)共同控制。
5.如权利要求4所述的接口装置，其特征在于，当某一从器件的选通信号(CSN)有效且写有效信号(WRN)有效时，在输入缓冲器的输入使能控制端(IE)的控制下所述输入缓冲器开启；当各个从器件均不占用总线时，各个从器件的选通信号(CSN)均无效，输入缓冲器上的输入使能控制端(IE)使输入缓冲器关闭。
全文摘要
本发明涉及集成电路设计及制造领域。本发明公开的一种解决共享总线浮空导致IO漏电的设计方法及装置，包括1)在数据总线驱动电路中的输入缓冲器上增设输入使能控制端，用以实现控制输入输出缓冲器；2)利用选通信号和写有效信号控制输入缓冲器上的使能控制端；3)只有某一从器件的选通信号有效且写有效信号有效时，通过输入缓冲器上的输入使能控制端使该器件的数据端子的输入缓冲器打开；4)当各个从器件均不占用总线时，各个从器件的选通信号均无效，通过输入缓冲器上的输入使能控制端使输入缓冲器关闭。装置包括包括输入缓冲器和输出缓冲器，其中，所述输入缓冲器具备一输入使能端，该输入使能端由接选通信号和写有效信号共同控制。
文档编号G06F1/32GK1804758SQ20051013064
公开日2006年7月19日 申请日期2005年12月16日 优先权日2005年12月16日
发明者金传恩, 董欣 申请人:北京中星微电子有限公司