专利名称：生成串行时钟的串行器和用于串行数据传输的方法
技术领域：
本发明涉及一种数据传输方法和用于执行该数据传输方法的系统，并更具体地，涉及一种串行数据传输方法和用于执行该串行数据传输方法的串行器。
背景技术：
随着电子和计算机技术的发展，不同设备之间的通信日益重要。在不同系统和一个系统中的多个电路板以及一个电路板上的不同芯片之间需要高速通信。设备间通信的重要问题是作为设备间数据流线而使用的传输线的简化。为了简化传输线以及增强通信信号的可靠性，发送设备将并行数据信号转换成串行数据信号并且然后传输该串行信号，而接收设备将串行数据信号转换成并行数据信号以供进一步处理。
将并行数据信号转换成串行数据信号的设备被称作串行器，而将串行数据信号转换成并行数据信号的设备被称作并行器。
图1是图示用于在通信终端之间传递数据的方法的示意性框图。在图1中，第一通信终端10和第二通信终端20是用于并行数据处理的设备。在第一通信终端10和第二通信终端20之间提供了串行器30和并行器40。
参考图1，第一通信终端10通过对应总线并行传输同步信号Sync1、数据时钟信号CLK1、和n个数据信号DATA1。同步信号Sync1和数据时钟信号CLK1用于使传输到串行器30的数据的发送时间和接收时间同步。为了将n个数据信号DATA1从第一通信终端10传输到串行器30，需要n个数据总线。这里，“n”是要从第一通信终端10同时传输到串行器30的数据信号的数目。串行器30接收并行数据信号并且将其转换成串行数据信号。当通过单个数据总线传输该从第一通信终端10通过n个数据总线传输到串行器30的数据信号时，需要串行时钟信号S-CLK。通过串行器30的锁相环(PLL)31生成该串行时钟信号S-CLK。PLL 31从第一通信终端10接收时钟信号CLK1并且输出串行时钟信号S-CLK。如果假定时钟信号CLK1的频率(代表每小时传输的数据比特数目)是f1，则串行时钟信号S-CLK必须具有f1的n倍的频率。为了通过串行数据信号S-DATA传输n个数据比特，串行时钟信号S-CLK的频率(代表每个小时传输的数据比特数目)必须是时钟信号CLK1的频率的n倍。
将串行数据信号S-DATA和串行时钟信号S-CLK输入到并行器40。并行器40根据时钟信号S-CLK将串行数据信号S-DATA转换成适于第二通信终端20的并行数据信号。使用串行时钟信号S-CLK，并行器40生成时钟信号CLK2，其频率等于从第一通信终端10输出的时钟信号CLK1的频率(f1)。并行器40基于时钟信号CLK2恢复n个数据信号DATA2，并且将数据信号DATA2并行传输到第二通信终端20。
在用于在通信终端之间传递数据的方法中，使用从第一通信终端10输出的时钟信号CLK1生成用于串行数据传递的串行时钟信号S-CLK。如果第一通信终端10暂时停止其操作，以便例如降低系统的功耗，则时钟信号CLK1的生成也暂时停止，从而不能获得稳定的串行时钟信号S-CLK。此外，在从第一通信终端10恢复时钟信号CLK1的生成之后，串行数据传输被延迟了稳定时间，以便获得稳定的串行时钟信号S-CLK。
因而，存在对使用独立时钟的串行数据传输方法及其串行器的需求。
发明内容
根据本发明的实施例，串行器基于独立时钟源生成串行时钟。一种用于串行数据传输的方法通过使用与该独立时钟源同步的串行数据信号而同时传输具有不同时钟频率特性的数据。
根据本发明的实施例，第一通信终端输出一个或多个并行数据信号和给定的时钟信号。外部时钟源生成参考时钟信号。串行器生成串行时钟信号并且将从第一通信终端接收的并行数据信号转换成一个串行数据信号，该串行时钟独立于该给定的时钟信号并且与参考时钟信号同步。
根据本发明的实施例，一种用于串行传输数据的系统包括第一通信终端、外部时钟源、串行器、和并行器。第一通信终端输出一个或多个并行数据信号和给定的时钟信号。外部时钟源生成参考时钟信号。串行器生成串行时钟信号并且将从第一通信终端接收的并行数据信号转换成一个串行数据信号，该串行时钟独立于该给定的时钟信号并且与参考时钟信号同步。并行器接收来自串行器的串行数据信号和串行时钟信号以恢复并行数据信号、并行时钟信号、和同步信号。
根据本发明的实施例，一种系统包括用于将并行数据信号转换成串行数据信号的串行器和用于将串行数据信号转换成并行数据信号的并行器。将并行数据信号的值存储在并行器的寄存器中。使用外部时钟源生成独立于所传输的数据的串行时钟信号。使用寄存器中的所存储的并行数据信号的值而恢复并行数据信号。
附示了本发明的一个或多个实施例。在附图中图1是图示用于在通信终端之间传递数据的方法的示意性框图；图2是图示根据本发明实施例的用于在通信终端之间传递数据的方法的示意性框图；图3是图示使用寄存器的数据传输处理的示意性框图；和图4是图示了根据本发明实施例的传输数据的方法的流程图。
具体实施例方式
现在将详细参考本发明的优选实施例，附图中图示了优选实施例的示例。然而，本发明并不限于下文中所说明的实施例。而是介绍实施例以便提供对本发明的范围和精神的容易和完全的理解。
图2是图示根据本发明实施例的用于在通信终端之间传递数据的方法的示意性框图。
参考图2，串行器400将并行数据信号转换成串行数据信号，而并行器500将串行数据信号转换成并行数据信号。串行器400和并行器500被用来将来自第一通信终端100的数据信号串行传输到第二通信终端200和第三通信终端300。
从第一通信终端100传输到第二通信终端200的多媒体数据信号M-DATA1代表包含同步信号Sync1并且需要数据传输定时操作的数据信号，诸如视频数据信号。从第一通信终端100传输到第三通信终端300的并行数据信号P-DATA1代表不具有同步信号并且仅需在预定期间内传输的数据信号。可以以需要并行时钟信号P-CLK1的同步模式或者以不需要并行时钟信号P-CLK1的异步模式，执行并行数据传输。
第一通信终端100包括第一寄存器110，用于存储关于从第一通信终端100输出的多媒体数据信号M-DATA1的有效时段和时钟/同步信号的信息。第一通信终端100通过相应总线传输并行信号。这里，并行信号包括用于调整多媒体数据信号M-CLK1的发送和接收时间点的同步信号Sync1；诸如视频数据的n个多媒体数据信号；多媒体时钟信号M-CLK1；以及m个并行数据信号P-DATA1。m个并行数据信号P-DATA1的传输时序并不重要。
需要n条数据总线以将n个多媒体数据信号M-DATA1从第一通信终端100传输到串行器400。类似地，需要m条数据总线以将m个并行数据信号P-DATA1从第一通信终端100传输到串行器400。这里，“n”和“m”对应于要同时从第一通信终端100传输到串行器400的数据信号的数目。
从第一通信终端100输出的多媒体时钟信号M-CLK1和并行时钟信号P-CLK1可以被暂时停止以便降低系统的功耗。
串行器400将来自第一通信终端100的并行信号转换成串行信号。生成串行时钟信号S-CLK，以通过串行数据线传输在串行器400处从第一通信终端100接收到的n个多媒体数据信号M-DATA、同步信号Sync1、和m个并行数据信号P-DATA1。由串行器400的锁相环(PLL)410生成串行时钟信号S-CLK。PLL 410基于外部时钟源420生成适于串行数据传输的串行时钟信号S-CLK。
PLL 410基于在外部时钟源420处生成的外部时钟信号Ext-CLK生成串行时钟信号S-CLK。串行时钟信号S-CLK的频率根据多媒体时钟信号M-CLK1和并行时钟信号P-CLK1来确定。即使当例如由于用于降低系统功耗的第一通信终端100的某些操作的暂停而中断了多媒体时钟信号M-CLK1和并行时钟信号P-CLK1的提供时，串行器400也可以稳定地生成串行时钟信号S-CLK，这是因为PLL 410与外部时钟信号Ext-CLK同步地生成串行时钟信号S-CLK。当恢复第一通信终端100的操作时，串行器400可以迅速恢复串行数据传输而无需单独的时钟稳定时间，这是因为PLL 411独立于多媒体时钟信号M-CLK1和并行时钟信号P-CLK1而生成串行时钟信号S-CLK。
为了通过使用串行数据信号S-DATA同时传输同步信号Sync1、多媒体数据M-DATA1和并行数据P-DATA1，串行数据信号S-DATA的带宽至少是多媒体数据M-DATA1和并行数据P-DATA1的带宽的总和。即，根据所传输数据的带宽调整串行时钟信号S-CLK的频率。
并行器500接收来自串行器400的串行数据信号S-DATA和串行时钟信号S-CLK，并且将所接收的串行数据信号转换成适于第二和第三通信终端200和300的输入的并行信号。为了以串行数据信号S-DATA的形式同时传输多媒体数据M-DATA1和并行数据P-DATA1、并且然后在并行器500处从串行数据信号S-DATA中恢复多媒体数据M-DATA1，并行器500具有第二寄存器510。第二寄存器510存储与存储在第一通信终端100的第一寄存器110中的项相同或者为其一部分的项。当第一通信终端100电连接到第二通信终端200时，第二寄存器510中的每项具有与第一寄存器110中的对应项相同的值。可以调整第一寄存器110中的每项的值，以便改进多媒体数据M-DATA1的传输和恢复的特性。例如，当通过增加多媒体时钟信号M-CLK1的频率而减少同步信号之间的多媒体数据的有效时段并增加其无效时段时，改进了串行数据传输和恢复操作，例如，降低了时序错误的可能性，等等。与第一寄存器110具有相同的项和值的第三寄存器430可以被安装在串行器400中，以用于多媒体数据M-DATA的传输。
图3是图示了第一通信终端100的第一寄存器110和并行器500的第二寄存器510之间的数据传输的示意性框图。
参考图3，第一寄存器110存储关于从第一通信终端100输出的多媒体数据信号M-DATA1的有效时段和时钟/同步信号的信息。在第一、第二和第三通信终端100、200和300之间的数据通信启动之前，适当地调整第一和第二寄存器110和510，由此使得并行器500恢复希望的数据信号成为可能。
图4是图示了用于第一、第二和第三通信终端100、200和300之间的数据传输的方法的流程图。
参考图2到4，在操作S900中，在第一、第二和第三通信终端100、200和300之间的数据传输启动之前，适当地调整第一和第二寄存器110和510的值。在操作S910中，当启动通信终端之间的数据传输时，考虑到多媒体数据信号M-DATA1的带宽和并行数据信号P-DATA1的带宽，基于外部时钟源420的外部时钟信号Ext-CLK，而生成串行时钟信号S-CLK。在操作S920中，将数据信号和时钟信号从第一通信终端100并行地传输到串行器400。在操作S930中，串行器400将同步信号Sync1、多媒体数据信号M-DATA1和并行数据信号P-DATA1组合成串行数据信号S-DATA，并且将组合得到的串行数据信号S-DATA1和串行时钟信号S-CLK传输到并行器500。在操作S940中，并行器500基于存储在第二寄存器510中的信息而恢复数据信号M-DATA2和P-DATA2、时钟信号M-CLK2和P-CLK2、以及同步信号Sync2，并且将所恢复的信号传输到第二和第三通信终端200和300。
数据/同步信号的传输第一通信终端100将同步信号Sync1、多媒体数据信号M-DATA1、多媒体时钟信号M-CLK1、并行数据信号P-DATA1和并行时钟信号P-CLK1传输到串行器400。串行器400组合从第一通信终端100接收的信号以生成串行数据信号S-DATA和串行时钟信号S-CLK。
传输一个同步信号Sync1所需的时间、在连续同步信号Sync1之间传输多媒体数据M-DATA1所需的时间、和在连续同步信号Sync1之间传输并行数据P-DATA1所需的时间可以分别表示为“Tsync”、“Tm”、和“Tp”。串行器400所接收的并行数据信号的连续同步信号Sync之间数据传输所需的总时间变为“Tsync”、“Tm”、和“Tp”的总和。该总时间需要小于连续同步信号Sync1之间的时间差“Ts”。可以通过在PLL 410处生成适当频率的串行时钟信号S-CLK来确保该总时间。
串行数据信号S-DATA用来以单个分组的形式传输每个同步信号Sync1，以及以单个分组或几个分组的形式在连续同步信号Sync1之间同时传输多媒体数据信号M-DATA1。而且，串行数据信号S-DATA用来在继多媒体数据信号M-DATA1的分组之后以单个分组或者几个分组的形式在连续同步信号Sync1之间传输并行数据信号P-DATA1。优选的是，通过调整并行数据信号P-DATA1的长度而在并行数据信号P-DATA1传输之后确保等待时间“Tw”，从而无延迟地传输下一同步信号Sync。即，优选地将Tsync、Tm、Tp和Tw的总和设置为小于Ts。在下一同步信号Sync1之后，传输任何省略的并行数据信号P-DATA1。因为串行时钟信号S-CLK的频率是在充分考虑到并行数据信号P-DATA1的带宽的前提下确定的，所以通过使用适当大小的缓冲器可以防止上溢。串行数据信号S-DATA1的传输伴随着同步信号Sync1而重复发生。
数据/同步信号的恢复在考虑到存储在第二寄存器510中的关于多媒体数据信号M-DATA2的有效时段和时钟/同步信号的数据的前提下，通过串行数据信号S-DATA和串行时钟信号S-CLK输入到并行器500的信号被恢复成同步信号Sync2、多媒体数据信号M-DATA2、多媒体时钟信号M-CLK2、并行数据信号P-DATA2和并行时钟信号P-CLK2。通过串行数据信号S-DATA和串行时钟信号S-CLK在并行器500处接收的多媒体数据信号分组和并行数据信号分组被独立地处理。基于存储在第二寄存器510中的关于所接收的多媒体数据的信息，首先基于同步信号分组的到达时间而恢复同步信号Sync2，然后从多媒体数据信号分组恢复多媒体数据信号M-DATA2。基于存储在第二寄存器510中的时钟信号而生成多媒体时钟信号M-CLK2。无论何时激活同步信号Sync2，都校正多媒体时钟信号M-CLK2，从而基本上防止频率差在来自第一通信终端100的多媒体时钟信号M-CLK1和来自并行器500的多媒体时钟信号M-CLK2之间累积。为了维持连续时钟信号Sync2之间的多媒体时钟信号M-CLK2的周期数目，维持多媒体时钟信号M-CLK2的值，直到在上一个周期之后激活下一同步信号Sync2为止。基于存储在第二寄存器510中的关于所接收的并行数据的信息，而恢复并行数据信号P-DATA2和并行时钟信号P-CLK2。
如上所述，当使用串行器和并行器串行传输数据时，使用独立外部时钟源生成串行时钟信号，由此使得确保稳定的串行时钟信号和防止串行数据传输延迟成为可能。可以在考虑到所输入的数据信号的带宽的前提下生成串行时钟信号，并且从而可以通过串行数据信号同时传输具有不同时钟频率特性的数据，由此使得可以改善数据传输效率。
对本领域技术人员来说显而易见的是，在本发明中可以进行各种修改和变化。这样，本发明意欲覆盖落入本公开及其等同的范围内的修改和变化。
本申请要求2005年2月28日向韩国知识产权局提交的韩国专利申请No.10-2005-16607的优先权。
权利要求
1.一种用于串行传输数据的系统，该系统包括第一通信终端，用于输出一个或多个并行数据信号和给定的时钟信号；外部时钟源，用于生成参考时钟信号；以及串行器，用于生成串行时钟信号并且将从该第一通信终端接收的并行数据信号转换成一个串行数据信号，该串行时钟独立于该给定的时钟信号并且与该参考时钟信号同步。
2.如权利要求1所述的系统，其中，所述串行器在该给定的时钟信号中断期间生成独立于该给定的时钟信号并且与该参考时钟信号同步的串行时钟信号。
3.如权利要求1所述的系统，其中，所述串行器包括用于生成该串行时钟信号的锁相环。
4.如权利要求1所述的系统，其中，当将具有不同时钟频率特性的第一并行数据信号和第二并行数据信号输入到串行器中时，其中串行器生成串行时钟信号，从而以串行数据信号形式传输该第一和第二并行数据信号。
5.如权利要求4所述的系统，其中，从串行器输出的串行数据信号包括用于代表恒定数据传输时段的同步信号。
6.如权利要求5所述的系统，其中，该第一和第二并行数据信号的串行传输在生成该同步信号时被启动，并且在再次生成该同步信号之前被完成。
7.如权利要求4所述的系统，其中，该第一并行数据信号是具有同步信号的视频数据信号并且将与该同步信号同步地传输，而该第二并行数据信号是不具有同步信号的数据信号并且将在预定期间内传输。
8.如权利要求7所述的系统，其中，该串行数据信号以单个分组的形式传输该同步信号，并且以单个分组或者几个分组的形式在连续的同步信号之间同时传输第一并行数据信号，并且在继该第一并行数据信号的分组之后以单个分组或者几个分组的形式在连续同步信号之间传输第二并行数据信号。
9.如权利要求8所述的系统，其中，通过调整该第二并行数据信号的长度而在第二并行数据信号传输之后确保等待时间，以便无延迟地传输下一同步信号。
10.如权利要求9所述的系统，其中，在连续同步信号之后传输第二并行数据信号之中所省略的数据信号。
11.如权利要求1所述的系统，还包括并行器，用于接收来自串行器的串行数据信号和串行时钟信号，以恢复该一个或多个并行数据信号和该给定的时钟信号，其中该一个或多个并行数据信号包括同步信号。
12.如权利要求11所述的系统，其中，该并行器包括寄存器，用于存储关于该给定的时钟信号、该同步信号和数据信号的有效时段的信息。
13.如权利要求12所述的系统，其中，该寄存器单独存储与包含在串行数据信号中的每个数据信号对应的数据信号。
14.如权利要求13所述的系统，其中，该并行器通过使用存储在寄存器中的数据信号而恢复多个并行数据信号、时钟信号、和同步信号。
15.一种用于串行传输数据的系统，该系统包括第一通信终端，用于输出一个或多个并行数据信号和给定的时钟信号；外部时钟源，用于生成参考时钟信号；串行器，用于生成串行时钟信号并且将从该第一通信终端接收的并行数据信号转换成一个串行数据信号，该串行时钟独立于该给定的时钟信号并且与该参考时钟信号同步；以及并行器，用于接收来自该串行器的串行数据信号和串行时钟信号，以恢复并行数据信号、并行时钟信号、和同步信号。
16.如权利要求15所述的系统，其中，即使在该给定的时钟信号暂时中断时，所述串行器也生成独立于该给定的时钟信号并且与该参考时钟信号同步的串行时钟信号。
17.如权利要求15所述的系统，其中，所述串行器包括用于生成该串行时钟信号的锁相环。
18.如权利要求15所述的系统，其中，当将具有不同时钟频率特性的第一并行数据信号和第二并行数据信号输入到串行器中时，其中串行器生成串行时钟信号，从而以串行数据信号形式传输该第一和第二并行数据信号。
19.如权利要求18所述的系统，其中，从串行器输出的串行数据信号包括用于代表恒定数据传输时段的同步信号。
20.如权利要求19所述的系统，其中，该第一和第二并行数据信号的串行传输在生成该同步信号时被启动，并且在再次生成该同步信号之前被完成。
21.如权利要求18所述的系统，其中，该第一并行数据信号是具有同步信号的视频数据信号并且将与该同步信号同步地传输，而该第二并行数据信号是不具有同步信号的数据信号并且将在预定期间内传输。
22.如权利要求21所述的系统，其中，该串行数据信号用作以单个分组的形式传输该同步信号并且以单个分组或者几个分组的形式在连续的信号之间同时传输第一并行数据信号，并且在继该第一并行数据信号的分组之后以单个分组或者几个分组的形式在连续同步信号之间传输第二并行数据信号。
23.如权利要求22所述的系统，其中，通过调整该第二并行数据信号的长度而在第二并行数据信号传输之后确保等待时间，以便无延迟地传输下一同步信号。
24.如权利要求23所述的系统，其中，在连续同步信号之后传输第二并行数据信号之中所省略的数据信号。
25.如权利要求24所述的系统，其中，该并行器包括寄存器，用于存储关于该给定的时钟信号、该同步信号和数据信号的有效时段的信息。
26.如权利要求25所述的系统，其中，该寄存器单独存储与包含在串行数据信号中的每个数据信号对应的数据信号。
27.如权利要求26所述的系统，其中，当包含在该串行数据信号中的数据信号种类不同时，该并行器通过使用存储在寄存器中的值而单独恢复多个并行数据信号、时钟信号、和同步信号。
28.如权利要求27所述的系统，其中，该并行器接收串行数据信号和串行时钟信号，并且使用该寄存器存储的信息而恢复基本等同于第一并行数据信号的第三并行数据信号和第三时钟信号、基本等同于第二并行数据信号的第四并行数据信号和第四时钟信号、以及同步信号。
29.如权利要求28所述的系统，其中，使用存储在寄存器中的时钟数据生成该第三并行数据信号，以及一旦激活该同步信号就校正该第三时钟信号，其中基本上防止频率差在第一并行数据信号的时钟信号和第三时钟信号之间累积。
30.一种用于从系统串行传输数据的方法，该系统包括用于将并行数据信号转换成串行数据信号的串行器和用于将串行数据信号转换成并行数据信号的并行器，该方法包括将并行数据信号的值存储在并行器的寄存器中；使用外部时钟源生成独立于并行数据信号的时钟信号的串行时钟信号；以及通过使用存储在寄存器中的并行数据信号的值而恢复并行数据信号。
31.如权利要求30所述的方法，其中，该寄存器存储与给定的时钟信号、同步信号、和并行数据信号的数据信号的有效时段对应的值。
32.如权利要求30所述的方法，其中，生成该串行时钟信号，以便以串行数据信号的形式传输输入到串行器中的并行数据信号。
全文摘要
一种用于从系统串行传输数据的方法，该系统包括用于将并行数据信号转换成串行数据信号的串行器和用于将串行数据信号转换成并行数据信号的并行器，该方法包括将并行数据信号的值存储在并行器的寄存器中；使用外部时钟源生成独立于并行数据信号的时钟信号的串行时钟信号；以及通过使用存储在寄存器中的并行数据信号的值而恢复并行数据信号。
文档编号G06F13/38GK1828570SQ20061005147
公开日2006年9月6日 申请日期2006年2月28日 优先权日2005年2月28日
发明者孔在燮 申请人:三星电子株式会社