专利名称：电流平方单元的制作方法
技术领域：
本发明的主题涉及用于使输入电流成平方的电路结构。
背景技术：
图l中示出了用于电流倍增的电路。根据跨导线性回路方程式，得到 下述关系式-
V bel + V be2 + Vbe3 = Vbe4 + Vbe5 + V be6 ， ( 1 ) Icl "c2 "c3 = Ic4 "c5 "c6，和 (2) lout = Ic6 = Icl * Ic2 /Ic5 ( 3 )
其中，Vbd表示在第一二极管110 (Q。的阳极端子和阴极之间测量的电压；Vbe2 表示第一晶体管120 (Q2)的基极和发射极之间的电压；Vbe3表示第二晶体管130 (Q3)的基极和发射极之间的电压；Vbe4表示第二二极管140 (Q4)的阳极和阴 极之间的电压；Vbes表示第三晶体管150 (Q5)的基极和发射极电极之间的电压； 和Vbe6表示第四晶体管160 (Q6)的基极和发射极之间的电压。另外，Id表示在 第一二极管IIO (Q,)的阴极上测量的电流；Ic2表示在第一晶体管120 (Q2)的 集电极的电流；Ie3表示在第二晶体管130 (Q3)的集电极的电流；Ic4表示在第二 二极管140 (Q4)的阴极的电流；Ic5表示在第三晶体管150 (Q5)的集电极的电 流；和U表示在第四晶体管160 (Q6)的集电极的电流。尽管图l所示电路产生的输出电流I。ut是其输入电流的倍数，它的输 出电流不一定是输入电流的平方。产生平方输入电流的电路具有多个实际用途。 例如，用于测量RF信号功率的对数放大器通常需要所述放大器在宽动态范围内 表现出与已知真实平方律的一致性，并且相对独立于温度。本文所披露的主题介 绍了具有上述特征的电路。
本文所要求保护和/或披露的发明将用示例性实施例的形式作进一步 说明。这些示例性实施例将结合附图进行详细描述。这些实施例是非限制性的示
例性实施例，其中若干附图的视图中，类似的附图标记表示相似的结构，其中图1 (现有技术)示出用于电流倍增的电路；图2示出根据本发明的实施例，电流平方单元的示例性构造；图3示出根据本发明的电流平方单元的第一实施例；图4示出电流平方单元的第一实施例的示例性电路实现；图5示出电流平方单元的第二实施例；图6示出第二实施例的示例性电路实现；图7A-7D提供了对于输入信号在200MHz的频率，在电流平方单元 不同位置的电流波形的曲线图；和图8 A - 8D提供了对于输入信号在2 GHz的频率，在电流平方单元不 同位置的电流波形的曲线图。
具体实施例方式图2示出了根据本发明的实施例，电流平方单元200的示例性电路构 造。电路构造200接收电流i210作为输入，并且产生电流I。ut260作为输出，所 述电流Ut对应输入电流的平方的函数或f(i2)。电路构造200包括第一电路220, 它具有强度为IB +i的第一尾电流240，和第二电路230，它具有强度为IB-i的第 二尾电流250。在该构造中，电流lB表示恒定电流源，如DC静态电流，而i表 示动态输入电流信号。这在图7A和8A中示出，其中，在1.0mA水平的恒线表 示恒定电流源IB，而在这些图中的波形表示输入电流信号i。下文将要说明的第 一电路220和第二电路230，如图所示相互连接。图3示出了根据本发明第一实施例300的电流平方单元200。实施例 300包括第一电路320，它具有强度为Ia+i的第一尾电流340，和第二电路330， 它具有强度为iB_i的第二尾电流350，其中输出电流I。ut360由第二电路330产生， 并且输出电流1。ut是在输入310的输入电流i的平方的函数。
图4示出电流平方单元200的实施例300的示例性电路实现。实施例 300的电路320包括第一元器件410 (QD ,它可以利用二极管实现，所述二极 管的阳极端子连接至基准电压源Vcc，而其阴极端子连接至强度为IB+i的尾电流 340，如图4所示。另外，元器件410可以利用晶体管(未示出)实现，所述晶 体管的基极电极和集电极连接在一起，以便连接至基准电压源Vcc，而其发射极 电极连接至尾电流340。实施例300的电路330包括第一晶体管420 (Q2)，第二晶体管430 (Q3)，第二元器件440(Q4)，第三晶体管460 (Q6)，和第四晶体管450 (Q5)， 如图所示相互连接。类似地，第二元器件440可以利用二极管(如图所示)或晶 体管实现。当使用二极管时，它的阳极端子可以用作第二元器件440的正极端子， 而它的阴极端子可以用作第二元器件440的负极端子。当采用晶体管时，它的基 极电极和其集电极连接在一起，连接至基准电压源Vcc，而其发射极电极用作第 二元器件440的负极端子。第一晶体管420的基极电极连接至第一元器件410的负极端子。第一 晶体管420的集电极连接至基准电压源Vcc，而第一晶体管420的发射极电极连 接至强度为IB-i的尾电流源350和第二晶体管430的基极电极。第二晶体管430 的集电极连接至第二元器件440的负极端子，它的正极端子连接至基准电压源 Vcc。第二晶体管430的发射极电极与第四晶体管460的发射极电极连接， 并一起连接至具有恒定强度2*IB的第三尾电流470。第三晶体管450的基极电极连接至第二元器件440的负极端子。第三 晶体管450的发射极电极与第四晶体管460的基极电极连接，并一起连接至具有 恒定强度IB的第四尾电流源480。第三晶体管450的集电极连接至基准电压源 Vcc。第四晶体管460的集电极用作输出电流360I。ut的端子。输出电流I。ut是输入电流i的平方的函数。这可以通过下述跨导线性 回路方程式示出。因为下述等式具有
Vbei + Vbe2 + Vbe3 = Vbe4 + Vbe5 + Vbe6， ( 4)Icl"c2"c3-Ic4"c5"c6'和 (5) lout = Ic6 = Icl * Ic2 /Ic5 ( 6 )
其中，Vw表示元器件410 (Q!)的正极和负极端子之间的电压，Vbe2表示第一
晶体管420 (Q2)的基极电极和发射极电极之间的电压；Vbe3表示第二晶体管430 (Q3)的基极电极和发射极电极之间的电压；Vbe4表示元器件440 (Q4)的正极 和负极端子之间的电压；Vbes表示第三晶体管450 (Q5)的基极电极和发射极电 极之间的电压；和Vbe6表示第四晶体管460 (Q6)的基极电极和发射极电极之间 的电压。另外，Id表示在元器件410 (Qi)的负极端子的电流；Ic2表示在第一晶 体管420 (Q2)的集电极的电流；Ie3表示在第二晶体管430 (Q3)的集电极的电 流；Ic4表示在第二元器件440 (Q4)的负极端子的电流；Ies表示在第三晶体管
450 (Q5)的集电极的电流；和U表示在第四晶体管460 (Q6)的集电极的电流。 由于Ici-lB + i， Ic2 = IB-i，以及Ic5-Ib，通过代入，可以得到下述公式
Iout= (IB + i) * "b-i) /Ib= (Ib"2) /IB = lB-i2/IB. (7) 即，第二电路330的输出电流是输入电流i的平方的函数。另外，当fe是零-TC
电流源 ，输出电流I。ut同样独立于温度。当输入信号i的频率在某个频率范围内时，上述特征保持。当频率增 加时，连接至第一尾电流(IB + i)的第一元器件410 (Qi)的负极端子和连接至 第二尾电流(IB-i)的第一晶体管420 (Q2)的发射极电极可能出现不同的阻抗。 结果，流向元器件410的电流(Icl)可能在强度和相位滞后方面均不同于流向第 —晶体管420的电流(Ic2)。频率越高，差异可能越大。这可以从下文看出。输 入信号i可以一般采用i = I。 * cos (cot)的形式，而表达式Icl = IB +i和Ie2 = IB -i 可被扩展为
Ici = a*{ IB + I0* cos (cot + Oh) }, (8)
IC2 = b*{IB + I0*cos (cot + <D2) }， (9)
其中，A和02表示信号的相位。结果，Id和Ie2的乘积可以包括基频以及累加DC电流分量，是发生 在特定频率的输入信号i的强度(Io)和位相差的函数。艮P，Ici"c2 = a*b* ( I2B-i2)十e"+累加DC电流(I0， 0>广02) (10)除了这个差异之外，假设的条件Ic3-U在高频下可能不成立。当输 入信号i的频率增加时，在第二元器件440的负极端子观察到的电流与第二晶体 管430的集电极的电流相比可能滞后。这还可能导致基频的信号流出到输出信号 360。另外，当输入信号i的强度与lB的强度相当时，元器件410 (具有第 一尾电流lB + i)和第一晶体管420 (它的发射极电极连接至第二尾电流lB-i) 在输入电流i的正和负循环期间可能表现非常不同。这可能是由于在第一元器件 410的负极端子和第一晶体管420的发射极电极之间测量的电阻差异造成的。尽管实施例300可产生作为输入电流i的平方的函数的输出电流360， 当在高频输入情况下上述条件不再成立时，它可能不会表现出这种关系。在输入 电流信号是高频的情况下，可以采用下文所述的电流平方单元200的另一个实施 例500。参见图5，实施例500包括第一电路510，具有强度为IB+i的第一尾 电流540和第一输出电流515rout,第二电路530，具有强度为IB-i的第二尾电 流545和第二输出电流535 I—。ut，以及求和电路550。第一电路510接收输入电 流信号i 505，并产生输出电流I+。ut，它是输入电流信号i的平方的函数。类似地， 电路530接收输入电流信号i505，并产生输出电流r。ut，它是输入电流信号i的 平方的函数。求和电路550接收电路510的第一输出电流515 I+。w和电路530的第 二输出电流535 r。ut，并且产生输出电流560 I。ut。输出电流560可以表示为I。ut = g(I+。ut， r。ut)，并且函数g可被设计，使得输出电流560I。ut仍为输入电流信号
的平方的函数，例如，g (i+。ut， r。ut) 它是两项输入的和。电路510和电路530可以通过连接520和525连接。电路510和电路 530可以利用对称电路实现，各自具有两个连接端子。例如，电路510具有第一 连接端子520-a和第二连接端子525-a。类似地，电路530具有第一连接端子525-b和第二连接端子520-b。当电路510与电路530连接时，电路510的第一连接端子520-a与电路530的第二连接端子520-b连接，而电路510的第二连接端子 525-a与电路530的第一连接端子525-b连接。这种交叉连接在图5示出，并且 在图6中更为清楚。图6示出电路510和电路530的示例性实施形式。图6的左侧部分示 出了实现电路510的示例性电路，图6的右侧部分示出了实现电路530的示例性 电路。在该实施例中，电路510的内部结构是电路530的结构的镜像，所不同的 是电路510的尾电流(IB+i)不同于电路530的尾电流(IB-i)。电路510包括第一元器件645 (Q3b)，第一晶体管640 (Q4b)，第二 晶体管635 (Q5b),第三晶体管625 (Q6b),第二元器件630 (Q7b)，第四晶 体管620 (Q9b)，第五晶体管610 (Q8b)，和第六晶体管605 (Q1()b)，如图所 示相互连接。第一和/或第二元器件645和630可以利用二极管实现(如图6所 示)，它的阳极端子用作正极端子，而它的阴极端子用作第一和第二元器件645 和630的负极端子。另外，可以采用晶体管来实现第一和/或第二元器件645和 630 (未示出)，其中所述晶体管的基极电极和集电极结合在一起用作正极端子， 而它的发射极电极用作第一和/或第二元器件645和630的负极端子。第一元器件645的正极端子连接至基准电压源Vcc，而第一元器件645 的负极端子连接至第一晶体管640的集电极。第一晶体管640的发射极电极连接 至第一尾电流(IB+i) 540以及第二晶体管635的基极电极。第二晶体管635的 集电极连接至第二元器件630的负极端子，第二元器件的正极端子连接至基准电 压Vcc 600。第二晶体管635的发射极电极与第三晶体管625的发射极电极连接， 并一起连接至电流强度为2*IB的第三尾电流650。第三晶体管625与第四晶体管 620以串联方式连接，其中第三晶体管625的集电极与第四晶体管620的发射极 电极连接。第四晶体管620的集电极对应第一输出电流515 f。ut。第五晶体管610和第六晶体管605在基准电压Vcc 600和电流强度为 IB的第四尾电流615之间以串联方式连接。如图6所示，第五晶体管610的集电 极与第六晶体管605的发射极电极连接，第六晶体管的集电极连接至基准电压 Vcc600。第五晶体管610的基极电极连接至第二晶体管635的集电极，而第六 晶体管605的基极电极与其自身集电极和第四晶体管620的基极电极连接。
电路530包括第三元器件660 (Q3a),第七晶体管655 (Q4a)，第八 晶体管670 (Q5a)，第九晶体管675 (Q6a),第四元器件665 (Q7a)，第十晶 体管680 (Q9a)，第十一晶体管695 (Q8a)，和第十二晶体管690 (Q1()a)。如 上所提到的，电路530是电路510的镜像。第三元器件660对应第一元器件645， 而第四元器件665对应第二元器件630。类似地，第七晶体管655对应第一晶体 管640，所不同的是第七晶体管的发射极电极连接至第二尾电流(IB-i) 545;第 八晶体管670对应第二晶体管635;第九晶体管675对应第三晶体管625;第十 晶体管680对应第四晶体管620;第十一晶体管695对应第五晶体管610;第十 二晶体管690对应第六晶体管605。电路510和电路530的对应部分同样类似地 连接。下文将要说明的电路510和电路530如图所示相互连接。第一晶体管 640的集电极(它还连接至第一元器件645的负极端子)用作电路510的第一连 接端子520-a(图5)。第一晶体管640的基极电极用作电路510的第二连接端 子525-a。类似地，第七晶体管655的集电极(它还连接至第三元器件660的负 极端子)用作电路530的第一连接端子525-b，而第七晶体管655的基极电极用 作电路530的第二连接端子520-b。示例性实施电路500具有下述特征，指的是它的跨导线性回路方程式
就是说，电路510，当与第三元器件660，第七晶体管655，和第二尾电流(lB-i) 545 —起考虑时，具有与图4所示电路相同的特性。类似地，电路530，当与第 一元器件645，第一晶体管640，和第一尾电流(IB + i) 540—起考虑时，具有 与图4所示电路相同的特性。因此，第一输出电流515f。ut和第二输出电流535 I+。ut都是输入电流i的平方的函数。求和电路550可以线性组合第一和第二输出电流，例如，使用求和。 电路510的第一输出电流515 1+自和电路530的第二输出电流535 I'。ut的所述线 性组合产生输出电流560 I。ut，它也是输入电流信号i的平方的函数。
v物+ V柳+v瞵鹏Vq怖+V卿+ Vq^
VQ3fc + V购+ V争》 Vqf豕+ V购+ V物 Iq3 * 1<3* * = It^rb争&物*
训
(12》 (13)
《M)
可以看到，在电流平方单元的第二实施例500中，通过利用平衡或对 称的电流平方单元，第一输出电流I+。ut和第二输出电流r。ut在累加DC电流和基
频信号上尽管具有相同的强度，但彼此不同相。当第一输出电流r。ut和第二输出
电流I'。ut在求和电路550合并时，高频对累加DC电流和基频信号的影响抵消。 这样，即使在高频情况下，也能维持平方律的预期关系。显然，在图6所示的示 例性实施形式中，第一尾电流源(IB + i) 540和第二尾电流源(IB-i) 545由相 同的阻抗加载。另外，当r。ut和r。ut合并时，正和负循环(当输入电流i的强度 与lB的强度相当时存在)对电路510和电路530的影响也被抵消。另外，己知上述的平方律关系在有限的早期电压的影响被假定为忽略 不计时成立。不过，这种假定在输入信号频率较高时可能不成立，在这种情况下， 电压可能不能在短时间内上升足够高，以避免早期电压冲击。电流平方单元的第 二实施例500还表现出抵消所述早期电压冲击的特性。这是由于在电路510上附 加使用第四和第六晶体管620和605,以及在电路530上附加使用第十和第十二 晶体管680和690造成的。在图4所示的示例性电路实施形式中，假设V^-PVbe，其中V^表 示第一电子元器件(Q》的集电极和发射极电极之间(在所示的电路中是二极管 的阳极端子和阴极端子之间)的电压，存在以下关系式
V彼i，PVjje; (15》 V,2Wt-; (17) Vw2n^; (19》
其中，Q6 (或第四晶体管450)的集电极和发射极电极之间的电压Vce6取决于输 出负载。不过，根据如图6所示的电路部分，我们可以得到<formula>formula see original document page 17</formula>
其中，Vce3b表示元器件Q3b (第一元器件645)的两个端子之间的电压，V。e4a表 示Q4a (第七晶体管655)的集电极和发射极电极之间的电压，等等。可以看到， 在由Q3b， Q4a， Q5a, Q7a， Q8a，和Q6a形成的跨导线性回路内，对应的元器件对 (Q3b-Q7a， Q4a-Q8a，禾卩Q5a-Q6a)都具有匹配的电压。显然，电压Vce6现在不再 取决于输出负载。因此，可以消除有限的早期电压的冲击。图7A-7D提供了当输入信号i的频率为200MHz时，在图6所示电 流平方单元电路的不同位置得到的电流测量结果的曲线图。图7A示出第一尾电
流(IB + i)和第二尾电流(IB-i)的波形，其中，示出的lB处于1.0mA的恒定 水平，而输入电流信号i的强度为大约l0.5mAI。图7B示出流过第四元器件665的电流和在第八晶体管670的集电极 上测得的电流在频率为200MHz时几乎相同。在图7B中，第一图示曲线(通过 方形标记)表示流过第四元器件665的电流对第八晶体管670的电流的比率，并 且可以看到曲线上的比率非常接近于l.O。类似地，第二图示曲线(通过菱形标 记)表示流过第二元器件630的电流对第二晶体管635的电流的比率，并且可以 看到曲线上的比率也非常接近于1.0。图7C示出两个图示曲线，分别表示第一输出电流I+。ut的强度和第二 输出电流r。ut的强度。可以看到，在低频下，上述两个输出电流显示类似的电路 表现，具有大体上相同的强度和相位。图7D示出代表组合的输出电流I。ut的曲 线，所述电流I。ut是两个输出电流的和，并且是输入电流信号的平方的函数。
图8A-8D提供了当输入信号i具有2GHz的高频时，在如图6所示 电流平方单元电路的不同位置测得的电流测量结果的曲线图。图8A示出代表第 一尾电流(IB + i) 540和第二尾电流(IB-i) 545的曲线。图8B表示两个曲线。用方形标记的曲线表示流过第四元器件665的 电流对第八晶体管670的电流的比率。可以看到，沿第一曲线的大部分比率值不 接近于l.O。就是说，在2GHz的高频下，在第四元器件665的正极端子和在第 八晶体管670的集电极测得的电流相对于一给定的时间不再具有相同的相位和 强度。第二曲线(用菱形标记)表示流过第二元器件630的电流对在第二晶体管 635的集电极测得的电流的比率。类似地，在2GHz的高频下，在第二元器件 630的正极端子测得的电流和在第二晶体管635的集电极上测得的电流，在相位 和强度方面都不同。图8C示出两个图示曲线，分别表示第一输出电流f。ut的强度和第二 输出电流I—。ut的强度。可以看到，在高频下，由于输入电流信号i的正负循环的 影响，电路510和电路530表现非常不同。例如，iB + i的影响非常不同于lB-i 的影响。这通过观察尤其明显，第一输出电流I+。ut或第二输出电流r。ut均不保持 适当的波形，作为如图8A所示输入波形的函数。图8D示出代表组合的输出电流W的曲线，所述电流I。ut是两个输出 电流的和，并且是输入电流信号的平方的函数。由图8D看到，通过组合第一输 出电流f。ut和第二输出电流r。ut，抵消了对第一输出电流I+。ut和第二输出电流rout
的负面影响，使得总体输出电流I。ut仍然呈现适当的表现，作为输入电流信号i
的平方的函数。尽管结合某些示出的实施例对本发明进行了说明，本文中所使用的文 字是说明性质的文字，而不是限定性质的文字。在所附权利要求书的范围内，可 以在不超出本发明各方面的范围和构思的前提下加以改变。尽管结合特定的结 构，作用和材料对本发明进行了说明，本发明并不局限于所披露的细节，而是可 以包括多种形式的实施例，其中某些可以非常不同于所披露的实施例，并且延伸 到所有等同的结构，作用，和材料，如在所附权利要求书的范围内。
权利要求
1.一种平方单元，包括第一电路部分，接收与输入信号电流成正比的第一尾电流；和第二电路部分，连接至所述第一电路部分，并且接收与所述输入信号电流成反比的第二尾电流，其中，所述平方单元的输出电流与所述输入信号电流的平方相关。
2. 根据权利要求1所述的平方单元，其中，所述输出电流响应所述第一尾电流和所述 第二尾电流。
3. 根据权利要求2所述的平方单元，其中，所述第一尾电流是DC静态电流和所述输入信号电流的和；和 所述第二尾电流是DC静态电流和所述输入信号电流之间的差。
4. 根据权利要求3所述的平方单元，其中，所述第一电路部分包括具有第一正极端子和第一负极端子的第一元器件，其中，所述第一负极端子接收所述第一尾电流，而所述第一正极端子连接至基准电压；和 所述第二电路部分包括第一晶体管，它的发射极电极接收所述第二尾电流，它的基极电极连接至所述第一元 器件的负极端子，而它的集电极连接至基准电压，第二和第三晶体管，其发射极电极连接在一起，接收第一恒定电流，其中，第二晶体 管的基极电极连接至第一晶体管的发射极电极，而第三晶体管的集电极连接至所述输出电流，第二元器件，具有正极端子和负极端子，其中，所述负极端子连接至第二晶体管的集 电极，而所述正极端子连接至基准电压，和第四晶体管，它的基极电极连接至第二晶体管的集电极，它的发射极电极与第三晶体 管的基极电极连接，接收第二恒定电流，而它的集电极连接至基准电压。
5. 根据权利要求4所述的平方单元，其中第一元器件和/或第二元器件包括下述一个 二极管，它的阳极端子用作正极端子，而它的阴极端子用作负极端子；和晶体管，它的基极电极和它的集电极连接在一起，其中，发射极电极用作负极端子， 而集电极用作正极端子。
6. 根据权利要求4所述的平方单元，其中，所述第一恒定电流是DC静态电流的两倍。
7. 根据权利要求4所述的平方单元，其中，所述第二恒定电流与DC静态电流相同。
8. 根据权利要求3所述的平方单元，其中，所述平方单元的输出电流是所述第一电路 部分的第一输出电流和所述第二电路部分的第二输出电流的和。
9. 根据权利要求8所述的平方单元，其中，第一输出电流与所述输入信号电流的平方 相关。
10. 根据权利要求8所述的平方单元，其中，第二输出电流与所述输入信号电流的平 方相关。
11. 根据权利要求8所述的平方单元，其中所述第一电路部分包括第一晶体管，它的发射极电极接收所述第一尾电流，而它的基极电极连接至所述第二 电路部分；第一元器件，具有第一正极端子和第一负极端子，所述第一负极端子连接至第一晶体 管的集电极，而所述第一正极端子连接至基准电压；第二和第三晶体管，其发射极电极连接在一起，接收第一恒定电流，其中，第二晶体 管的基极电极连接至第一晶体管的发射极电极；第二元器件，具有第二正极端子和第二负极端子，所述第二负极端子连接至第二晶体 管的集电极，而所述第二正极端子连接至基准电压；第四晶体管，它的集电极连接至第一输出电流，而它的发射极电极连接至第三晶体管 的集电极；和第五和第六晶体管，以串联方式连接，所述第六晶体管的发射极电极与所述第五晶体 管的集电极连接，其中第五晶体管的基极电极连接至第二晶体管的集电极，第五晶体管的 发射极电极接收第二恒定电流，而第六晶体管的基极电极与第六晶体管的集电极和第四晶 体管的基极电极连接， 一起连接至基准电压。
12. 根据权利要求11所述的平方单元，其中所述第一元器件和/或所述第二元器件包括 下述一个二极管，它的阳极端子用作正极端子，而它的阴极端子用作负极端子；和晶体管，它的基极电极和它的集电极连接在一起，其中，所述发射极电极用作负极端 子，而所述集电极用作正极端子。
13. 根据权利要求ll所述的平方单元，其中所述第二部分包括第七晶体管，它的发射极电极接收所述第二尾电流，它的基极电极连接至第一晶体管 的集电极，而它的集电极连接至所述第一部分的第一晶体管的基极电极；第三元器件，具有第三正极端子和第三负极端子，所述第三负极端子连接至第七晶体 管的集电极，而所述第三正极端子连接至基准电压；第八和第九晶体管，其发射极电极连接在一起，接收第三恒定电流，其中，所述第八 晶体管的基极电极连接至所述第七晶体管的发射极电极；第四元器件，具有第四正极端子和第四负极端子，所述第四负极端子连接至所述第八 晶体管的集电极，而所述第四正极端子连接至基准电压；第十晶体管，它的集电极连接至所述第二输出电流，而它的发射极电极连接至所述第 九晶体管的集电极；和第十一和第十二晶体管，以串联方式连接，所述第十二晶体管的发射极电极与所述第 十一晶体管的集电极连接，其中，第十一晶体管的基极电极连接至第八晶体管的集电极， 第十一晶体管的发射极电极接收第四恒定电流，而第十二晶体管的基极电极与第十二晶体管的集电极和第十晶体管的基极电极连接， 一起连接至基准电压。
14. 根据权利要求13所述的平方单元，其中，所述第三元器件和/或所述第四元器件包 括下述一个二极管，它的阳极端子用作正极端子，而它的阴极端子用作负极端子；和 晶体管，它的基极电极和它的集电极连接在一起，其中，所述发射极电极用作负极端 子，而所述集电极用作正极端子。
15. 根据权利要求13所述的平方单元，其中，所述第一或第三恒定电流是DC静态电 流的两倍。
16. 根据权利要求13所述的平方单元，其中，所述第二或第四恒定电流与DC静态电流相同。
17. —种平方单元，包括第一元器件，具有第一正极端子和第一负极端子，其中，所述第一负极端子接收与输 入信号电流成正比的第一尾电流，而所述第一正极端子连接至基准电压；和电路，连接至所述第一元器件的负极端子，并且接收与输入信号电流成反比的第二尾 电流，其中，所述电路的输出电流与所述输入信号电流的平方相关。
18. 根据权利要求17所述的平方单元，其中，所述输出电流响应所述第一尾电流和第 二尾电流。
19. 根据权利要求17所述的平方单元，其中， 所述第一尾电流是恒定电流和所述输入信号电流的和；和， 所述第二尾电流是恒定电流和所述输入信号电流之间的差。
20. 根据权利要求19所述的平方单元，其中，所述电路包括第一晶体管，它的发射极电极接收第二尾电流，它的基极电极连接至所述第一元器件 的负极端子，而它的集电极连接至基准电压，第二和第三晶体管，其发射极电极连接在一起，接收第一恒定电流，其中，所述第二 晶体管的基极电极连接至第一晶体管的发射极电极，而第三晶体管的集电极连接至所述输 出电流，第二元器件，具有正极端子和负极端子，其中，所述负极端子连接至第二晶体管的集 电极，而所述正极端子连接至基准电压，和第四晶体管，它的基极电极连接至第二晶体管的集电极，它的发射极电极与第三晶体 管的基极电极连接，接收第二恒定电流，而它的集电极连接至基准电压。
21. 根据权利要求20所述的平方单元，其中，所述第一元器件和/或所述第二元器件包 括下述一个二极管，它的阳极端子用作正极端子，而它的阴极端子用作负极端子；和 晶体管，它的基极电极和它的集电极连接在一起，其中，发射极电极用作负极端子， 而集电极用作正极端子。
22. 根据权利要求20所述的平方单元，其中， 所述第一恒定电流是所述恒定电流的两倍；和 所述第二恒定电流与所述恒定电流相同。
23. —种平方单元，包括第一电路，具有第一和第二连接端子和第一输出电流，接收与输入信号电流成正比的第一尾电流；和第二电路，具有对应的第一端子和对应的第二连接端子和第二输出电流，接收与输入 信号电流成反比的第二尾电流，其中，所述第一电路的第一连接端子与所述第二电路对应的第二连接端子连接，而所述第一 电路的第二连接端子与所述第二电路对应的第一连接端子连接，和所述第一输出电流和第二输出电流的和与所述输入信号电流的平方相关。
24. 根据权利要求23所述的平方单元，其中，所述第一输出电流和第二输出电流 响应所述第一尾电流和第二尾电流；和，与所述输入信号电流的平方相关。
25. 根据权利要求23所述的平方单元，其中， 所述第一尾电流是恒定电流和所述输入信号电流的和；和 所述第二尾电流是所述输入信号电流和所述恒定电流之间的相减差值。
26. 根据权利要求25所述的平方单元，其中， 所述第一电路还接收第一恒定电流和第二恒定电流；和 所述第二电路还接收第三恒定电流和第四恒定电流。
27. 根据权利要求26所述的平方单元，其中， 所述第一恒定电流和第三恒定电流是所述恒定电流的两倍；和 所述第二恒定电流和第四恒定电流与所述恒定电流相同。
28. 根据权利要求26所述的平方单元，其中，所述第一电路包括第一晶体管，它的发射极电极接收所述第一尾电流，它的基极电极用作所述第一连接 端子，而它的集电极用作所述第二连接端子；第一元器件，具有第一正极端子和第一负极端子，所述第一负极端子连接至第一晶体 管的集电极，而所述第一正极端子连接至基准电压；第二和第三晶体管，其发射极电极连接在一起，接收所述第一恒定电流，其中，所述 第二晶体管的基极电极连接至所述第一晶体管的发射极电极；第二元器件，具有第二正极端子和第二负极端子，所述第二负极端子连接至所述第二 晶体管的集电极，而所述第二正极端子连接至基准电压；第四晶体管，它的集电极连接至所述第一输出电流，而它的发射极电极连接至所述第 三晶体管的集电极；和第五和第六晶体管，以串联方式连接，所述第六晶体管的发射极电极与所述第五晶体 管的集电极连接，其中，所述第五晶体管的基极电极连接至所述第二晶体管的集电极，所 述第五晶体管的发射极电极接收所述第二恒定电流，而所述第六晶体管的基极电极与所述 第六晶体管的集电极和所述第四晶体管的基极电极连接， 一起连接至基准电压。
29. 根据权利要求28所述的平方单元，其中，所述第一元器件和/或所述第二元器件包 括下述一个二极管，它的阳极端子用作正极端子，而它的阴极端子用作负极端子；和 晶体管，它的基极电极和它的集电极连接在一起，其中，发射极电极用作负极端子， 而集电极用作正极端子。
30. 根据权利要求29所述的平方单元，其中，所述第二电路包括第七晶体管，它的发射极电极接收所述第二尾电流，它的基极电极用作对应的第二连 接端子连接至所述第一晶体管的集电极，而它的集电极用作对应的第二连接端子连接至所 述第一晶体管的基极电极；第三元器件，具有第三正极端子和第三负极端子，所述第三负极端子连接至所述第七 晶体管的集电极，而所述第三正极端子连接至基准电压；第八和第九晶体管，其发射极电极连接在一起，接收所述第三恒定电流，其中，所述 第八晶体管的基极电极连接至所述第七晶体管的发射极电极；第四元器件，具有第四正极端子和第四负极端子，所述第四负极端子连接至所述第八 晶体管的集电极，而所述第四正极端子连接至基准电压；第十晶体管，它的集电极连接至所述第二输出电流，而它的发射极电极连接至所述第 九晶体管的集电极；和第十一和第十二晶体管，以串联方式连接，所述第十二晶体管的发射极电极与所述第 十一晶体管的集电极连接，其中，所述第十一晶体管的基极电极连接至所述第八晶体管的 集电极，所述第十一晶体管的发射极电极接收所述第四恒定电流，而所述第十二晶体管的 基极电极与所述第十二晶体管的集电极和所述第十晶体管的基极电极连接， 一起连接至基 准电压。
31.根据权利要求30所述的平方单元，其中，所述第三元器件和/或所述第四元器件包括下述一个二极管，它的阳极端子用作正极端子，而它的阴极端子用作负极端子；和 晶体管，它的基极电极和它的集电极连接在一起，其中，发射极电极用作负极端子， 而集电极用作正极端子。
全文摘要
提供了电流平方单元，用于产生与输入信号电流的平方相关的输出电流。所述电流平方单元包括第一电路部分，它接收与所述输入信号电流成正比的第一尾电流，和第二电路部分，它连接至所述第一电路部分并且接收与所述输入信号电流成反比的第二尾电流。
文档编号G06G7/00GK101300586SQ200680039159
公开日2008年11月5日 申请日期2006年8月25日 优先权日2005年10月20日
发明者M·Z·邹 申请人:凌特公司