专利名称：用于测量微处理器对内部噪声生成的敏感度的方法和系统的制作方法
技术领域：
本发明总体涉及一种改进的测试系统，具体来说，涉及用于测量微处理器敏感度(susceptibility)的计算机实现的方法、测试系统、计算机可用程序代码以及设备。更具体来说，本发明涉及用于在调制相邻部件的同时，通过运行目标部件来测量微处理器对内部噪声生成的敏感度的计算机实现的方法、测试系统、计算机可用程序代码以及设备。
背景技术：
随着不断增长的计算机系统操作频率和互补金属氧化物半导体(CMOS)芯片的功率消耗，片载(on-chip)切换活动的变化会导致多处理器多芯片模块(MCM)的电流需求的大幅变化。对于IBM高性能系统来说电流变化可以在几纳秒内达到100安培以上。必须利用适当的低阻抗功率分布系统以及系统板和多芯片模块上的去耦电容器，将功率和接地分布系统中产生的中频电压变化抑制在规定的噪声裕度之内，以确保系统功能性。对高频功率噪声抑制来说要求片载去耦电容器，并且这些去耦电容器额外地帮助降低中频噪声。
由于微处理器汲取更多的电流并且操作于较低电压，因此向芯片功率分布提供清洁路径变得非常重要。在向芯片功率分布提供清洁路经中，去耦电容器已用于向微处理器提供处于例如芯片、衬底和卡片的不同级别的稳定电压。传统上，已经选择去耦电容使得它们能够保护所有关注的频率范围。从DC至高频均平坦的阻抗目标已被用于满足电压中可允许的噪声纹波。当前的解决方案保守且昂贵，因为它们要求工作在不同窄频带的多个去耦电容器。由于成本随着设计计算机系统中的其中一个主导因素而上升，所以定义详细的去耦要求变得愈加重要。定义详细的去耦要求使得开发出一种用于优化的、节约成本的去耦解决方案的方法更加至关重要。
发明内容
本发明的不同方面提供一种用于测量微处理器对内部噪声的敏感度的计算机实现的方法、测试系统、计算机可用程序代码以及设备。调制时钟信号以在微处理器中的目标部件上生成噪声。在该微处理器内的多个功能部件上执行微处理器功能。测量多个功能部件上的最大执行频率，并且确定其中功能部件对生成的噪声是敏感的一组频率范围。
在另一说明性实施方式中，建立通往微处理器的微处理器控制接口，并且多个功能部件被配置为在标称(nominal)操作区域进行操作。存储最大执行频率和生成的噪声，并且图示地显示作为生成的噪声的函数的最大执行频率的图表。
在另一说明性实施方式中，可以调制时钟信号以在调制频率范围内生成噪声，该调制频率范围开始于最大受支持调制频率并下至确定的较低调制频率。此外，可以通过确定调制频率不再改变最大执行频率来确定该较低调制频率。
在另一说明性实施方式中，可以确定应当测试的目标部件和功能部件的附加微处理器部件配置组合。响应于确定附加配置的存在，对时钟信号进行调制以在微处理器中的第二目标部件上生成噪声。在微处理器中的多个功能部件上执行微处理器功能。测量该多个功能部件上的最大执行频率，并且确定其中功能部件对生成的噪声是敏感的该组频率范围。
在另一说明性实施方式中，响应于确定所述功能部件对生成的噪声是敏感的该组频率范围而修改与微处理器相关联的去耦电容器。对去耦电容器的修改可以减少在微处理器受噪声影响较小的频带中工作的去耦电容器的数量，或者增加在微处理器对噪声更敏感的频带中工作的更多的去耦电容器。
在另一说明性实施方式中，从用户接收请求以测量微处理器对内部噪声的敏感度并且隔离待分析的微处理器。调制时钟信号以在微处理器内的目标部件上生成噪声。在该微处理器内的多个功能部件上执行微处理器功能。测量多个功能部件上的最大执行频率，并且确定其中所述功能部件对生成的噪声是敏感的该组频率范围。然后向用户提供对其中功能部件对生成的噪声是敏感的该组频率范围的分析。
在所附权利要求中阐述了被认为是本发明特性的新颖特性。然而，当结合附图进行阅读时，参考以下的说明性实施方式的详细描述将更好地理解本发明自身、优选的使用模式、进一步的目的及其优点，其中图1描述了其中可以实现本发明的多个方面的数据处理系统的网络的示意图；图2描述了其中可以实现本发明多个方面的数据处理系统的框图；图3描述了根据本发明优选实施方式的用于识别其中一个或多个微处理器部件对进入的电源噪声敏感程度不同的频率的部件的示意图；图4描述了根据本发明优选实施方式的用于识别其中一个或多个微处理器部件对进入的电源噪声敏感程度不同的频率的时钟控制的示例性图示；图5描述了根据本发明优选实施方式的微处理器部件上的最大执行频率(Fmax)的示例性输出；图6是根据本发明优选实施方式的用于测量微处理器对内部噪声敏感度的操作流程图；以及图7描述了根据本发明优选实施方式的用于测量微处理器对内部噪声敏感度的客户请求分析操作的流程图。
具体实施例方式
说明性实施方式涉及测量微处理器对在调制相邻部件的同时运行目标部件所致的内部噪声生成的敏感度。现在参考附图，特别是参考图1和图2，提供了在其中可以实现本发明多个实施方式的数据处理环境的示例性图示。应当理解的是，图1和图2仅为示例性的，并不旨在声称或暗示对于在其中可以实现本发明多个方面或实施方式的环境的任何限制。在不偏离本发明的精神和范围的情况下，可以对所描述的环境做出多种修改。
现在参考附图，图1描述了其中可以实现本发明的多个方面的数据处理系统的网络的示意图。网络数据处理系统100是其中可以实现本发明的多个实施方式的计算机网络。网络数据处理系统100包含网络102，其是一种介质，用于提供一起连接在网络数据处理系统100内的各种装置和计算机之间的通信链路。网络102可以包括诸如有线、无线通信链路或光缆之类的连接。
在所示出的例子中，服务器104和服务器106随存储单元108一起连接至网络102。此外，客户端110、112和114连接至网络102。这些客户端110、112和114例如可以是个人计算机或网络计算机。在所示出的例子中，服务器104向客户端110、112和114提供诸如引导文件、操作系统镜像以及应用的数据。在此例中，客户端110、112和114是服务器104的客户端。网络数据处理系统100可以包括未示出的另外的服务器、客户端以及其他装置。
在所示出的例子中，网络数据处理系统100是互联网，其中网络102表示利用传输控制协议/互联网协议(TCP/IP)的协议族进行彼此通信的全世界范围的网络和网关的集合。在互联网的核心处是主要节点和主计算机之间的高速数据通信链路的骨干，包括路由数据和消息的数以千计的商业、政府、教育和其他计算机系统。当然，网络数据处理系统100还可以实现为多种不同类型的网络，例如内联网、局域网(LAN)或广域网(WAN)。图1旨在进行示例，而不旨在对本发明的不同实施方式进行体系结构限制。
现在参考图2，示出了在其中可以实现本发明多个方面的数据处理系统的框图。数据处理系统200是计算机的例子，例如图1中的服务器104或客户端110，实现针对本发明实施方式的处理的计算机可用代码或指令可以位于该数据处理系统200中。
在所示出的例子中，数据处理系统200采用集线器体系结构，该集线器体系结构包括北桥和存储器控制器集线器(NB/MCH)202，以及南桥和输入/输出(I/O)控制器集线器(SB/ICH)204。处理单元206、主存储器208以及图形处理器210连接至NB/MCH 202。图形处理器210可以通过加速图形端口(AGP)连接至NB/MCH 202。
在所示出的例子中，局域网(LAN)适配器212连接至SB/ICH204。音频适配器216、键盘和鼠标适配器220、调制解调器222、只读存储器(ROM)224、硬盘驱动器(HDD)226、CD-ROM驱动器230、通用串行总线(USB)端口和其他通信端口232以及PCI/PCIe驱动器234通过总线238和总线240连接至SB/ICH 204。PCI/PCIe驱动器可以包括例如以太网适配器、附加卡以及用于笔记本计算机的PC卡。PCI使用卡总线控制器，而PCIe不使用。ROM 224例如可以是闪存二进制输入/输出系统(BIOS)。
HDD 226和CD-ROM驱动器230通过总线240连接至SB/ICH204。HDD 226和CD-ROM驱动器230可以使用例如集成驱动电子(IDE)接口或串行高级技术附配(SATA)接口。超级I/O(SIO)装置236可以连接至SB/ICH 204。
操作系统在处理单元206上运行，并协调和提供对图2中的数据处理系统200内的各个部件的控制。作为客户端，操作系统可以是商业可用操作系统，例如MicrosoftWindowsXP(Microsoft和Windows是Microsoft公司在美国、其他国家或二者中的商标)。面向对象的编程系统，例如JavaTM编程系统，可以结合该操作系统运行，并且提供从在数据处理系统200上执行的应用或JavaTM程序到操作系统的调用(Java是Sun Microsystems公司在美国、其他国家或二者中的商标)。
作为服务器，数据处理系统200可以例如是IBMeServerTMPSeries计算机系统，其运行高级交互执行(AIX)操作系统或LINUX操作系统(eServer、pSeries和AIX是国际商业机器公司在美国、其他国家或二者中的商标，而LINUX是Linus Torvalds在美国、其他国家或二者中的商标)。数据处理系统200可以是对称多处理器(SMP)系统，其在处理单元206中包括多个处理器。可选地，可以采用单处理器系统。
用于操作系统、面向对象的编程系统和应用的指令或程序位于诸如HDD 226的存储装置中，也可以被加载进主存储器208中以便由处理单元206来执行。处理单元206利用计算机可用程序代码来执行本发明实施方式的处理，其中所述计算机可用程序代码可位于诸如主存储器208、ROM 224的存储器中，或位于一个或多个外围装置226和230中。
本领域技术人员将可以理解的是，图1和图2中的硬件可以根据实现的不同而发生改变。除了在图1和2中示出的硬件之外或替代图1和2中示出的硬件，还可以使用其他内部硬件或外围装置，例如闪存、等同的非易失性存储器或光盘驱动器等。而且，本发明的处理可以应用到多处理器数据处理系统中。
在某些说明性例子中，数据处理系统200可以是个人数字助理(PDA)，其配置有闪存以提供用于存储操作系统文件和/或用户生成的数据的非易失性存储器。
总线系统可以包括一个或多个总线，例如如图2所示的总线238或总线240。当然，可以利用任何类型的通信构造或体系结构来实现该总线系统，其中所述通信构造或体系结构在附属于该构造或体系结构的不同部件或装置之间提供数据传送。通信单元可以包括用于发送和接收数据的一个或多个装置，例如图2的调制解调器222或网络适配器212。存储器例如可以是图2中的主存储器208、ROM 224或诸如可在NB/MCH 202中找到的高速缓存器。图1和图2中所示出的例子和上述例子不旨在隐含任何体系结构限制。例如，数据处理系统200还可以是除采取PDA形式之外的平板计算机、膝上型计算机或者电话装置。
本发明的多个方面识别一个或多个微处理器部件对进入的电源功率敏感程度不同的频率。进入的电源噪声可以通过针对包括微处理器的一个或多个部件选择性地运行可编程调制而生成。进入的电源噪声可以在整个电压域中产生，同时在目标部件上执行微处理器功能并表征最大执行频率。
现在转至图3，描述了根据本发明优选实施方式的用于识别一个或多个微处理器部件对进入的电源噪声敏感程度不同的频率的部件图示。噪声发生器302在一个或多个电压域中向微处理器306的目标部件304上生成本地化的、可编程片载噪声。微处理器306可以是位于图2的处理单元206中的微处理器。噪声发生器302生成本地化的、可编程片载噪声的一种示例性实现是通过使用可编程时钟选通。在可编程时钟选通中，设置内置自检(BIST)可编程式时钟控制器，从而在连续的调制模式中运行。在连续的调制模式中，被编程的值对内部计数器进行初始化，并且当该计数器归零时，该控制器重新装载可编程值并且同时将运行-停止选通控制触发(toggle)至调制域或部件。
微处理器306可以包括各种单元、寄存器、缓冲器、存储器以及其他部分，所有这些都由集成电路形成。所述微处理器306的各种单元、寄存器、缓冲器、存储器以及其他部分形成功能部件308，其中功能部件308中任何一个特定部件是目标部件304。一旦从噪声发生器302向目标部件304上生成本地化的、可编程片载噪声，则功能发生器310向微处理器306中的一个或多个功能部件308上选择性地生成在剩余的芯片电压域上的微处理器功能。然后在功能部件308上执行频率测量312，以测量功能部件308的最大执行频率(Fmax)。最大执行频率将微处理器对内部噪声的敏感度识别为生成的噪声频率的函数。利用最大执行频率，设计人员可以减少在微处理器受噪声影响较小的频带中工作的去耦电容器的数量，并且增加在微处理器对噪声更敏感的频带中工作的更多的去耦电容器，从而实现优化的节约成本的设计。频率测量312的示例性实现是通过结合系统时钟选通来使用时钟SOCE屏蔽(masking)，这将在图4中进行描述。也可以使用其他的噪声生成和频率测量实现，例如外部脉冲发生器或外部时钟芯片部件。
图4描述了根据本发明优选实施方式的用于识别一个或多个微处理器部件对进入的电源噪声敏感程度不同的频率的时钟控制的示例性图示。时钟控制402的基本功能是同步地并相位校准地启动和停止域时钟。全局时钟选通404和406以及相位保持408和410源自时钟控制402，并被分布到微处理器芯片上的每个本地时钟模块(LCB)。此外，时钟控制402生成适当的时钟选通404和406信号，以支持不同的测试内置自检模式。
对于正常的系统操作，即系统运行模式，启动和停止时钟由串行通信路径(SCOM)控制，并写入到时钟控制402的特定寄存器地址。在内置自检模式中，域时钟将在达到确定数目的嵌套循环计数之后停止。
时钟控制402信号在每个域边界进行分段并可延伸至部件412和子部件414边界。内置自检模式主要用于实验室调试。由时钟控制402中的宏所支持的其他模式是系统运行模式、内置自检(BIST)停止计数或误差(SOCE)模式以及时钟冻结模式。
系统运行模式是针对正常系统操作的缺省模式。系统运行模式经由通往时钟控制402寄存器地址的串行通信路径操作而在选定的时钟域中同步地启动和停止时钟。
设置enable_vital_clk＝′1′(启用了计数器时钟)tplbc.clockmode＝′0′(系统模式)时钟屏蔽寄存器地址归′0′
操作例子putscom″clock_control″FFFF CFE8 FFFF F000(开启所有时钟域)putscom″clock_control″8000 0000 0000 0000(开启核心0时钟)putscom″clock_control″0000 0000 0000 0000(关闭所有时钟)观察选定的时钟域的clock_gates开启并且c1/c2相位均有效内置自检(BIST)停止计数或误差(SCOE)模式主要用于实验室调试和诊断，并且还可以用于频率测量，例如图3的频率测量312。BISTSOCE模式允许用户将预定数目的时钟同步地编程并激活(fire)到一个或多个时钟域阶段，同时剩余的芯片保持在系统运行模式中。
设置enable_vital_clk＝′1′(启用了计数器时钟)tplbc.clockmode＝′0′(系统模式)时钟屏蔽寄存器地址归′0′操作实例1)使即将进行SOCE的时钟域静止2)在时钟屏蔽寄存器地址中选择即将进行SOCE的域3)启用SOCE模式并对在时钟SOCE控制寄存器地址中的循环(嵌套循环)数目进行编程。
4)开始SOCE putscom″clock_control″0000 0000 0000 00085)完成SOCE之后，禁用SOCE模式并复位时钟屏蔽寄存器观察选定的时钟域的clock_gates和c1/c2在所编程的多个循环中有效例子SOCE嵌套域1)putscom″时钟屏蔽寄存器地址″0000 8000 0000 0000(屏蔽嵌套时钟域)2)putscom″SOCE控制寄存器地址″0010 0000 0000 0008(开启SOCE模式并编程8个循环)3)putscom″clock_control″0000 0000 0000 0008(开始SOCE测试)在时钟冻结模式中，针对支持封装电测量的时钟选通时钟来选择时钟域并编程占空比。
设置enable_vital_clk＝′1′(开启时钟进行计数)tplbc.clockmodes＝′0′(系统模式)时钟屏蔽寄存器地址归′0′时钟模式控制寄存器地址位12＝′0′位14＝′0′位18＝′1′——占空比调节位22-63＝作为基本调制频率的程序号时钟比率控制寄存器地址
操作
经由PSCOM启动所有时钟针对待调制域putscom时钟屏蔽寄存器地址启用start_soce_testputscom时钟控制寄存器0000 0000 0000 0008被调制的时钟无限地运行时钟模式控制寄存器地址控制位＝′0′以关闭所有调制时钟经由PSCOM停止所有时钟观察所有域时钟开启在时钟屏蔽寄存器中被“屏蔽”的域，其中该时钟屏蔽寄存器的时钟将进行调制图5描述了根据本发明优选实施方式的微处理器部件上的最大执行频率(Fmax)的示例性输出。最大执行频率(Fmax)图表500描述的是微处理器对在2MHz和3MHz之间的部分502中的内部注入噪声不太敏感，而对在50MHz以上的部分504中的噪声比较敏感。最大执行频率(Fmax)图表500中所示的输出可用于定义新的阻抗目标，该阻抗目标在关注的频率上并不平坦。例如，系统设计人员可以减少在微处理器受噪声影响较小的频带(在2MHz和3MHz之间)中工作的去耦电容器的数量，并增加在微处理器对噪声更敏感的频带(在50MHz以上)中工作的更多的去耦电容器。这种类型的系统设计可以引起更优化的节约成本的系统设计。
图6是根据本发明优选实施方式的用于测量微处理器对内部噪声的敏感度的操作流程图。当操作开始的时候，建立微处理器和任何微处理器控制接口(步骤602)。微处理器中的部件均配置为在标称操作区域中运行，并且部件划分的选择如下，即部件处于最大执行频率(Fmax)组或调制时钟组(步骤604)。最大执行频率(Fmax)组可以是功能部件组308，而调制时钟组可以是图3的目标部件304。然后，在调制频率范围内的目标调制频率对时钟进行调制，其中该调制频率范围被看作是一组频率范围，该范围通常开始于最大受支持的调制频率，下至数据分析所确定的较低频率，在操作中其稍后发生(步骤606)。然后，在微处理器测量功能Fmax(步骤608)，并且读取和存储所测量的Fmax和调制值(步骤610)。
然后，确定调制是否已跨过调制范围以及Fmax的改变是否仍然显著(步骤612)。在确定调制范围时有两点考虑。第一点是噪声发生器的物理限制。例如，外部调制情况下的脉冲发生器范围，以及内部噪声生成情况下的时钟计数器的量值。通常，噪声发生器的范围量值大于敏感度测量的关注范围。该关注范围的边界通常由不再观察到Fmax中的变化时的噪声发生器的量值来限定。如果尚未超过调制范围，则操作返回步骤606用于下一较低的调制频率。在步骤612，如果已经超过了调制范围，则该操作确定是否存在很多待测量的部件配置组合(步骤614)。部件配置组合由部件群分(grouping)的粒度来确定，其中该部件群分的粒度可以最低限度地执行针对该群分的期望功能，如系统功能的知识所确定的那样。如果有更多待测量的配置，则操作返回步骤604用于下一部件配置。在步骤614，如果没有更多的待测量配置，则分析所存储的数据(步骤616)。基于所分析的数据，在数据分析的基础上作出决定，从而修改去耦电容器(步骤618)。如果作出决定要修改去耦电容器，那么修改去耦电容器(步骤620)，并且测量返回步骤602以验证修改已经产生了期望效果。在步骤618，如果确定没有需要的修改，则操作结束。
在可选的实施方式中，用户可以具有针对微处理器的设计，其中该用户将希望确定该微处理器设计对内部噪声生成的敏感度。可以在诸如图1的网络102的网络上或通过将程序下载存储到存储器中并由处理器(例如图2的主存储器208和处理单元206)来运行该程序，从而可以执行该类型操作的实现。在通过网络执行该操作中，测试系统可以将处理器与其他进行中的操作隔离从而执行分析。在程序下载操作中，用户可以亲自下载程序并执行分析。
图7描述了根据本发明优选实施方式的用于测量微处理器对内部噪声的敏感度的用户请求分析操作的流程图。当操作开始的时候，接收针对测量微处理器对内部噪声的敏感度的请求(步骤702)。确定该测量是否将通过网络来执行(步骤704)。如果测量不是通过网络来执行，则可以将应用下载到用户系统的存储器中并由用户系统中的处理器来执行该应用(步骤706)。该测量是本地执行或通过网络来执行，然后该操作将待测试的微处理器进行隔离(步骤708)。然后该操作执行图6中所示的步骤(步骤710)。一旦步骤710中的操作完成，则将所存储的分析的数据提供给用户，从而由用户做出关于是否修改去耦电容器的决定(步骤712)，此后操作结束。
本发明的多个方面识别一个或多个微处理器部件对进入的电源噪声敏感程度不同的频率。进入的电源噪声可以通过针对包括微处理器的一个或多个部件选择性地运行可编程调制而生成。进入的电源噪声可以在整个电压域中产生，同时在目标部件上执行微处理器功能并表征最大执行频率。
一旦将微处理器对内部噪声的敏感度识别为生成的噪声频率的函数，则可以定义新的阻抗目标，该阻抗目标在关注的频率上并不平坦。利用所定义的阻抗，设计人员可以减少在微处理器受噪声影响较小的频带中工作的去耦电容器的数量，并增加在微处理器对噪声更敏感的频带中工作的更多的去耦电容器，从而实现优化的节约成本的设计。
本发明可以采用完全的硬件实施方式、完全的软件实施方式或包含硬件和软件单元二者的实施方式的形式。在优选的实施方式中，本发明以软件来实现，其包括但不限于固件、驻留软件、微代码等等。
而且，本发明可以采用可从计算机可用或计算机可读介质访问的计算机程序产品的形式，该计算机程序产品提供用于由计算机或任何指令执行系统使用或与计算机或任何指令执行系统结合使用的程序代码。为了该描述，计算机可用或计算机可读介质可以是任何实际设备，其能够包含、存储、通信、传播或传送程序，该程序用于由指令执行系统、设备或装置使用或与指令执行系统、设备或装置结合使用。
该介质可以是电、磁、光学、电磁、红外或半导体系统(或设备或装置)或传播介质。计算机可读介质的例子包括半导体或固态存储器、磁带、可移动计算机盘、随机存取存储器(RAM)、只读存储器(ROM)、硬磁盘和光盘。当前的光盘的例子包括高密度盘—只读存储器(CD-ROM)高密度盘—读/写存储器(CD-R/W)和DVD。
适于存储和/或执行程序代码的数据处理系统将包括通过系统总线直接或间接耦合至存储器元件的至少一个处理器。存储器元件可以包括程序代码实际执行期间采用的本地存储器、大容量存储器以及高速缓冲存储器，其提供至少一些程序代码的临时存储，以便减少在执行期间必须从大容量存储器中提取代码的次数。
输入/输出或I/O设备(包括但不限于键盘、显示器、指示设备等)可以直接或通过介入I/O控制器来耦合至系统。
网络适配器也可以耦合至该系统，以使得数据处理系统能够通过介入的专用或公共网络而耦合至其他数据处理系统或远程打印机或存储设备。调制解调器、电缆调制解调器以及以太网卡仅是当前可用的网络适配器中的一些。
为了说明和描述而提供了对本发明的实施方式的描述，并不旨在以公开的形式来穷举或限制本发明。对于本领域的普通技术人员来说，多种修改和变化都是显而易见的。选择并描述这些实施方式是为了最佳地解释本发明的实施方式的原理、实际应用，并使得本领域的其他普通技术人员能够就具有适于预期的特定用途的各种变化的各种实施方式而更好地理解本发明。
权利要求
1.一种计算机实现的方法，用于测量微处理器对内部噪声的敏感度，该计算机实现的方法包括调制时钟信号，以在微处理器中的目标部件上生成噪声；在所述微处理器中的多个功能部件上执行微处理器功能；测量所述多个功能部件上的最大执行频率；以及确定其中所述功能部件对所述生成的噪声是敏感的一组频率范围。
2.根据权利要求1所述的计算机实现的方法，进一步包括建立通往所述微处理器的微处理器控制接口。
3.根据权利要求1所述的计算机实现的方法，进一步包括将所述多个功能部件配置为在标称操作区域进行操作。
4.根据权利要求1所述的计算机实现的方法，进一步包括存储所述最大执行频率和所述生成的噪声；以及图示地显示作为所述生成的噪声的函数的最大执行频率的图表。
5.根据权利要求1所述的计算机实现的方法，其中调制所述时钟信号以在调制频率范围内生成噪声，该调制频率范围开始于最大受支持调制频率，并下至确定的较低调制频率。
6.根据权利要求5所述的计算机实现的方法，其中通过确定所述调制频率不再改变所述最大执行频率来确定所述较低调制频率。
7.根据权利要求1所述的计算机实现的方法，进一步包括确定是否存在应当测试的目标部件和功能部件的附加微处理器部件配置组合；响应于确定附加配置的存在，调制所述时钟信号以在所述微处理器中的第二目标部件上生成噪声；在所述微处理器中的所述多个功能部件上执行微处理器功能；测量所述多个功能部件上的所述最大执行频率；以及确定其中所述功能部件对所述生成的噪声是敏感的该组频率范围。
8.根据权利要求1所述的计算机实现的方法，进一步包括响应于确定其中所述功能部件对所述生成的噪声是敏感的该组频率范围，而修改与所述微处理器相关联的去耦电容器。
9.根据权利要求8所述的计算机实现的方法，其中对所述去耦电容器的修改是减少在其中微处理器受噪声影响较小的频带中工作的去耦电容器的数量。
10.根据权利要求8所述的计算机实现的方法，其中对所述去耦电容器的修改是增加在其中微处理器对噪声更敏感的频带中工作的更多的去耦电容器。
11.一种计算机实现的方法，用于测量微处理器对内部噪声的敏感度，该计算机实现的方法包括从用户接收对于测量微处理器对内部噪声的敏感度的请求；隔离待分析的微处理器；调制时钟信号以在所述微处理器中的目标部件上生成噪声；在所述微处理器中的多个功能部件上执行微处理器功能；测量所述多个功能部件上的最大执行频率；以及确定其中所述功能部件对所述生成的噪声是敏感的一组频率范围。
12.根据权利要求11所述的计算机实现的方法，进一步包括向用户提供对于其中所述功能部件对所述生成的噪声是敏感的该组频率范围的分析。
13.一种测试系统，包括微处理器；噪声发生器，其中该噪声发生器调制时钟信号以在所述微处理器中的目标部件上生成噪声；功能发生器，其中该功能发生器在所述微处理器中的多个功能部件上执行微处理器功能；测量装置，其中该测量装置测量所述多个功能部件上的最大执行频率；以及确定装置，其中该确定装置确定其中所述功能部件对所述生成的噪声是敏感的一组频率范围。
14.根据权利要求13所述的测试系统，其中建立通往所述微处理器的微处理器控制接口。
15.根据权利要求13所述的测试系统，其中所述多个功能部件配置为在标称操作区域中进行操作。
16.根据权利要求13所述的测试系统，其中存储所述最大执行频率和所述生成的噪声；并且其中图示地显示作为所述生成的噪声的函数的最大执行频率的图表。
17.根据权利要求13所述的测试系统，其中所述时钟信号被调制以在调制频率范围内生成噪声，该调制频率范围开始于最大受支持调制频率，并下至确定的较低调制频率。
18.根据权利要求17所述的测试系统，其中通过确定所述调制频率不再改变所述最大执行频率来确定所述较低调制频率。
19.根据权利要求13所述的测试系统，其中所述确定装置确定是否存在应当测试的目标部件和功能部件的附加微处理器部件配置组合；其中所述噪声发生器响应于确定附加配置的存在而调制所述时钟信号以在所述微处理器中的第二目标部件上生成噪声；其中所述功能发生器在所述微处理器中的所述多个功能部件上执行微处理器功能；其中所述测量装置测量所述多个功能部件上的所述最大执行频率；以及其中所述确定装置确定其中所述功能部件对所述生成的噪声是敏感的该组频率范围。
20.根据权利要求13所述的测试系统，其中响应于确定其中所述功能部件对所述生成的噪声是敏感的该组频率范围，而修改与所述微处理器相关联的去耦电容器。
21.根据权利要求20所述的测试系统，其中对所述去耦电容器的修改是减少在其中微处理器受噪声影响较小的频带中工作的去耦电容器的数量。
22.根据权利要求20所述的测试系统，其中对所述去耦电容器的修改是增加在其中微处理器对噪声更敏感的频带中工作的更多的去耦电容器。
23.一种计算机程序产品，该计算机程序产品包含体现在计算机可读介质上的程序代码，该程序代码用于实现权利要求1至12中任意一项所述的方法。
24.一种用于测量微处理器对内部噪声的敏感度的设备，该设备包括调制装置，用于调制时钟信号以在微处理器中的目标部件上生成噪声；执行装置，用于在所述微处理器中的多个功能部件上执行微处理器功能；测量装置，用于测量所述多个功能部件上的最大执行频率；以及确定装置，用于确定其中所述功能部件对所述生成的噪声是敏感的一组频率范围。
全文摘要
提出了一种用于测量微处理器对于内部噪声的敏感度的计算机实现方法、测试系统、计算机可用程序代码和设备。噪声发生器将时钟信号调制为在微处理器中的目标部件上生成噪声。功能发生器在微处理器的多个功能部件上执行微处理器功能。然后测量多个功能部件上的最大执行频率，并且确定其中功能部件对生成的噪声是敏感的一组频率范围。
文档编号G06F11/22GK101042666SQ200710135919
公开日2007年9月26日 申请日期2007年3月12日 优先权日2006年3月23日
发明者T·M·斯克根, 千惺俊, R·D·威克利, 董景隆 申请人:国际商业机器公司