存储控制装置和数据管理方法

专利名称：存储控制装置和数据管理方法
技术领域：
本发明涉及，例如在发生了电源故障时将易失性存储器中存储的数据转移 至非易失性存储器的存储控制装置和数据管理方法。
技术背景在存储控制装置上连接了多个例如硬盘驱动器那样的存储设备。存储控制装置从主计算机接收写入命令(Write Command),向多个存储装置中的至少 一个存储装置写入数据，还接收来自主计算机的读取命令(Read Command), 从多个存储装置中的至少一个存储装置读出数据并发送至主计算机。为了暂时存储按照写入命令而写入存储装置的数据，或者为了暂时存储按 照读取命令而从存储装置读出的数据，在上述的存储控制装置中具备高速緩沖 存储器(Cache Memory )。作为该高速緩冲存储器， 一般使用通过供给电力可以存储数据的易失性存在具备易失性存储器作为高速緩冲存储器的存储控制装置中，例如，当发 生外部电源的故障等导致不向高速緩冲存储器供给电力时，高速緩冲存储器中 存储的数据会丟失。因此，为了应对这种外部电源的故障等，在存储控制装置中具备可以供给 电力的电池，当发生外部电源的故障时，通过从电池对高速緩冲存储器供给电 力，对高速緩冲存储器中存储的数据进行保持。然而，直到故障解除为止，需要维持向高速緩冲存储器供给电力，因此需 要较大的电池容量。从而产生存储控制装置的制造成本增加的问题。针对此问题，公开了如下技术，通过使高速緩冲存储器的数据转移至非易 失性存储器，即使通过电池向高速緩冲存储器的电力供给没有维持到故障解 除，也可以保全数据(例如，专利文献l)。专利文献1特开2004-21811号公报发明内容例如，设想使高速緩沖存储器中存储的数据转移至非易失性存储器的情况 下，在使高速緩冲存储器的全部数据妥当地转移时，需要准备具有与高速緩沖 存储器的容量同等容量的非易失性存储器。在这种情况下，存储控制装置的制 造成本会增加。另一方面，在为了抑制制造成本而准备容量比高速緩冲存储器小的非易失 性存储器来使数据转移的情况下，无法使高速缓冲存储器的数据妥当地转移至 非易失性存储器，可能会发生需要的数据消失的情况。因此，鉴于上述问题而提出本发明，其目的在于提供一种能够抑制非易失 性存储器的容量、并且可以使高速緩冲存储器中存储的数据妥当地转移的技 术。为了解决上述问题，依据本发明的一个方式的存储控制装置着眼于，在高 速緩冲存储器中存储的数据中，有被反映到存储装置的数据(干净数据)、和未被反映到存储装置的数据(脏数据(Dirty Data))。即，依据本发明的一个 方式的存储控制装置，根据高速緩冲存储器中存储的脏数据的数据量来决定是 否将脏数据存储在存储装置中，当电压异常时，将高速緩冲存储器的脏数据转 移至非易失性存储器。具体而言，依据本发明的一个方式的存储控制装置，作为从外部装置接收 写入访问请求，进行将写入访问请求对象数据写入存储装置的控制，々存储控制 装置，具有以下各部进行来自电源的电力供给的电力供给部；以可以供给电 力的方式积蓄电力的电池；作为接受电力供给可以存储数据的易失性存储器的 高速緩冲存储器；即使不接受电力供给也可以继续存储数据的非易失性存储 器；接受所述电力供给，接收写入访问请求的请求接收部；第一数据存储部， 将所述写入访问请求的对象数据作为高速緩冲存储数据，存储在所述高速緩冲 存储器中；判定部，判定所述高速緩冲存储器的所述高速緩冲存储数据中未被 反映到所述存储装置的脏数据的数据量是否超过预定的阈值；第二数据存储 部，当判定为超过所述阈值时，将所述高速緩冲存储器的所述脏数据中至少一 部分向所述存储装置存储；电源监视部，检测从所述电力供给部供给的电力的 电压异常；转移存储部，当通过所述电源监视部检测出所述电压异常时，接受来自所述电池的所述电力供给，使所述高速緩沖存储器中存储的脏数据向所述非易失性存储器转移；以及电力供给控制部，当通过所述电源监视部检测出所 述电压异常时，使用来自所述电池的电力，维持向所述高速缓沖存储器以及所 述转移存储部的电力供给。


图l是本发明的第一实施方式的计算机系统的结构图。图2是本发明的第一实施方式的存储器板的结构图。图3A是表示本发明的第一实施方式的控制信息以及结构信息的一例的图。图3B是表示本发明的第一实施方式的控制信息以及结构信息的一例的图。图4A是表示关于本发明的第一实施方式的控制信息的地址管理表的一例 的图。图4B是表示关于本发明的第 一实施方式的结构信息的地址管理表的 一例 的图。图4C是表示关于本发明的第 一 实施方式的高速緩冲存储数据的地址管理 表的一例的图。图5A是本发明的第一实施方式的写入访问请求时处理的流程图。图5B是本发明的第一实施方式的读出访问请求时处理的流程图。图6是说明本发明的第 一实施方式的盘子系统中的升级以及降级的图。图7是本发明的第一实施方式的数据转移处理的流程图。图8是说明本发明的第一实施方式的数据转移的图。图9是本发明的第 一 实施方式的数据恢复处理的流程图。图IO是本发明的第一实施方式的数据恢复判定处理的流程图。图11是本发明的变形例的计算机系统的结构图。图12是本发明的第二实施方式的计算机系统的结构图。图13是详细说明本发明的第二实施方式的存储控制装置的一部分的图。图14是本发明的第二实施方式的数据转移处理的流程图。图15是本发明的第二实施方式的数据恢复处理的流程图。符号说明
10主机装置、20网络、100盘子系统、200盘控制装置、210通道适配 器、220 1/0处理器、230控制单元、240连接部、250存储器^反、251存储 器控制器、252处理器、253高速緩冲存储器、254共享存储器、255非易失 性存储器、256非易失性存储器、257电压监视控制部、270盘适配器、300存 储装置、310存储设备、400电源电路、500电池
具体实施例方式
参照附图，说明本发明的实施方式。此外，以下说明的实施方式不将该发 明限定于专利请求的范围内，另外，实施方式中所说明的特征的组合的全部， 在发明的解决手段中未必是必需的。
<第一实施方式>
图l是本发明的第一实施方式的计算机系统的结构图。
计算机系统具备一台以上的主机装置10、和一台以上的盘子系统(Disk Subsystem) 100。主机装置10和盘子系统100通过网络20相连。作为网络， 可以是SAN ( Storage Area Network )、 LAN (Local Area Network )、因4争网、 专用线路、公共线路等，只要是能够进行数据通信的网络即可。另外，作为网 络20中的协议，可以是光纤通道协议、TCP/IP+办议，只要是可以在主机装置 10与盘子系统100之间进行数据交换的协议，任何协议均可。此外，可以代 替网络20而通过电缆将主机装置10和盘子系统100直接连接。
主机装置10具备未图示的CPU ( Central Processing Unit )、未图示的存储 器、键盘等输入装置、显示器等。主机装置10例如可以由通用计算机(个人 计算机)构成。主机装置10中具备应用程序11。另外，主机装置10中具备 可以与网络20进行连接的端口 (PORT) 12。
主机装置10的CPU执行应用程序11,由此可以对盘子系统100进行数据 的写入访问(Write Access )、或凝:据的读出访问(Read Access )。
盘子系统100具有作为存储控制装置的一例的盘控制装置200、存储装 置300、多个电源电路400和多个电池500。
存储装置300包含多个存储设备310。存储设备310例如是硬盘驱动器 (HDD)。在盘子系统100中，基于多个存储设备310的存储空间，可以提供l个或多个逻辑巻。另外，在盘子系统100中也可以通过多个存储设备310内 的两个以上存卡者i殳备310构成RAID (Redundant Array of Independent Disks ) 组，提供RAID组的存储空间作为逻辑巻。
电源电路400例如将从外部工频电源供给的电力提供给盘控制装置200的 各部。在本实施方式中，附图右侧的电源电路400向盘控制装置200以虚线划 分的右侧各部供给电力，附图左侧的电源电路400向盘控制装置200以虚线划 分的左侧各部供给电力。
电池500积蓄了电力，可以向盘控制装置200的预定部位供给电力。在本 实施方式中，附图右侧的电池500可以向附图右侧的存储器板250上的各部供 给电力，附图左侧的电池500可以向附图左侧的存储器板250上的各部供给电 力。
盘控制装置200具有多个通道适配器210、多个1/0处理器220、控制 单元230、连接部240、多个存储器板250和多个盘适配器270。通道适配器 210、 1/0处理器220、控制单元230、存储器板250和盘适配器270通过连接 部240分别连接。
连接部240可以使通道适配器210、 1/0处理器220、控制单元230、存储 器板250、盘适配器270之间相互通信。连接部240也可以是例如通过开关动 作进行数据传输的交叉开关(Crossbar Switch )。
通道适配器210具有用于与网络20连接的端口 211。通道适配器210执 行与通过端口 211连接的主机装置IO之间的通信。在本实施方式中，执行与 主机装置IO之间的数据读出(数据读)以及数据的写入(数据写)中的各种 信息的收发。
控制单元230通过连4妄部240可以对通道适配器210、 I/O处理器220、控 制单元230、存储器板250、盘适配器270进行访问，用于管理者对所述各部 进行维护管理。控制单元230可以具备例如管理者进行输入的键盘、鼠标等输 入装置、CPU、 ROM、 RAM、硬盘驱动器、用于显示输出信息的显示器等。 在本实施方式中，控制单元230从存储器板250取得在盘控制装置200的存储 器板用插槽中安装的存储器板250的固有识别符，同时耳又得所安装的插槽的识 别号码(插槽号码)，将它们对应起来存储。盘适配器270具有用于与存储装置300的各存储设备310连接的端口 271。 盘适配器270在与存储设备310之间进行数据收发。
I/O处理器220通过执行被读出到存储器板250上的共享存储器254 (参 照图2)中的程序，来执行各种控制处理。1/O处理器220对通道适配器210、 存储器板250、盘适配器270之间的数据交换进行控制。例如，进行使通道适 配器210接收到的数据存储到存储器板250上的高速緩冲存储器253 (参照图 2)中的控制。另外，1/O处理器220进行将高速緩冲存储器253中存储的数据 移送至盘适配器270、或者移送至通道适配器210的控制。另外，1/0处理器 220进行使盘适配器270从存储设备310取得的数据存储在高速缓冲存储器 253中的控制。另外，1/0处理器220进行用于使转移存储到非易失性存储器 255中的数据，在高速緩冲存储器253中恢复的处理。
存储器板250相对于盘控制装置200的存储器板用插槽可以装卸。
图2是本发明的第一实施方式的存储器板的结构图。
存储器板250具有存储器控制器251、处理器(processor) 252、高速緩 冲存储器253、共享存储器254、非易失性存储器255、非易失性存储器256 和电压监^L控制部257。
存储器控制器251与连接部240相连，同时与处理器252、高速緩冲存储 器253、共享存储器254、非易失性存储器255、非易失性存储器256相连。
存储器控制器251通过I/O处理器220、控制单元230或处理器252的控 制，执行将从连接部240发送的数据存储在存储器板250内的存储器(高速緩 冲存储器253、共享存储器254、非易失性存储器255或非易失性存储器256) 中的处理、将存储器板250内的存储器中存储的数据向连接部240发送的处理、 存储器板250内的存储器之间的数据交换处理。另外，存储器控制器251进行 对在非易失性存储器255中转移存储的数据加密的处理。在本实施方式中，存 储器控制器251进行数据的数据量不发生变化的加密、例如使用Caesar密码 进行加密。
压，判定电压中是否存在异常、例如是否在预定电压以下，当判定为存在异常 时，向处理器252通知该情况，同时进行控制以便向存储器板250的预定部位(例如处理器252、存储器控制器251、高速緩冲存储器253、共享存储器254 以及非易失性存储器255、 256)供给来自电池500的电力。另外，电压监视 控制部257进行在后述的数据转移处理中切断来自电池500的电力供给的控 制。
高速緩冲存储器253是易失性存储器，例如是DRAM (Dynamic Random Access Memory )。高速緩冲存储器253暂时存储通过通道适配器210接收到的 数据、或通过盘适配器270从存储设备310取得的数据。高速緩沖存储器253 例如由可以独立进行输入输出动作的多个高速緩冲存储器器件构成。
处理器252通过执行被读出到共享存储器254中的程序，执行各种控制处 理。例如，处理器252执行将高速緩冲存储器253中存储的高速緩冲存储数据 转移存储到非易失性存储器255中的处理。
共享存储器254是易失性存储器，存储各种信息。作为存储的信息，存在 例如与主机装置进行交换的数据相关的结构信息261 (例如表示数据被存储在 存储设备310的何处的信息)以及控制信息260 (例如表示数据被存储在高速 緩冲存储器253的何处的信息)。
非易失性存储器255和256例如是闪速存储器、MRAM (Magnetoresistive Random Access Memory )、 PARM (Phase change RAM )等即使不提供电源也 能够存储数据的存储器。
非易失性存储器255,例如用于对存储在高速緩冲存储器253或共享存储 器254中的数据进行转移存储。在本实施方式中，在非易失性存储器255中存 储脏数据，因此，在该非易失性存储器255中仅需要具有可以对高速緩冲存储 器253中存储的脏数据进行存储的容量。这意味着，为了可靠地进行数据转移， 根据非易失性存储器255的容量，决定可以存储在高速緩冲存储器253中的脏 数据的量。另外，在本实施方式中，在每个存储器板250上，可以使高速緩冲 存储器253的数据转移存储到该存储器板250内的非易失性存储器255中，因 此可以在每个存储器板250上可靠地转移存储数据。非易失性存储器256存储 用于将转移存储到非易失性存储器255中的数据恢复至原始状态的地址管理 表262、和唯一识别存储器板250的固有识别符263 (例如，存储器板250的 生产号码)。接下来，参照附图，说明共享存储器254中存储的结构信息以及控制信息的一例。图3是表示本发明的第一实施方式的控制信息以及结构信息的一例的图。 图3A表示本发明的第一实施方式的控制信息的一例，图3B表示本发明的第 一实施方式的结构信息的 一例。控制信息260如图3A所示，包含将逻辑地址2601、高速緩冲存储器地址 2602、升级bit2603、脏bit2604对应起来的记录。在逻辑地址2601中，对用于确定数据的逻辑上的地址(逻辑地址)进行 存储。作为逻辑地址，存在例如从主机装置10发送的访问请求中的LUN (Logical Unit Number)和LB A ( Logical Block Address)的组合。在本实施方 式中以逻辑地址为单位进行管理，因此各记录管理的数据的数据量，成为与逻 辑地址相对应的预定数据量。在高速緩冲存储器地址2602中，对存储了对应的数据的高速緩冲存储器 253的地址进行存储。在升级bit2603中，对表示对应的数据与存储设备310中存储的数据是否 一致的位进行存储。例如，在升级bit2603中，当对应的数据与存储设备310 中存储的数据一致时存储"1",当不一致时存储"0"。在脏bit2604中存储，表示对应的数据是被反映到存储设备310中的数据 (干净数据(CleanData))还是未被反映的数据(脏数据)的位。例如，在脏 bit2604中，当对应的数据是干净数据时存储"0"，当是脏数据时存储"1"。 在脏bit2604中存储了 "0"的数据、即干净数据存在于存储设备310中。因此， 即使停止向高速緩冲存储器253的电力供给，将其从高速緩冲存储器253中删 除，也可以从存储设备310取出。因此，即使停止电力供给，数据也不会从盘 子系统100消失。另一方面，在脏bit2604中存储了 "1"的数据、即脏数据存 在于高速緩冲存储器253上，但未^L^映到存储设备310中。因此，当停止向 高速緩冲存储器253的电力供给时，数据消失，并从盘子系统IOO完全消失。 因此，在盘控制装置200中，当发生了电压异常时，将脏数据从高速緩冲存储 器253转移存储至非易失性存储器255中。这样，由于使脏数据转移到非易失 性存储器255中，可以防止数据从盘子系统IOO完全消失。在本实施方式中，以脏数据作为转移对象，不以干净数据作为转移对象，因此可以减小数据转移 所需的非易失性存储器的容量，并且可以迅速地进行数据转移处理。结构信息261如图3B所示，包含将逻辑地址2611、物理地址2612对应 起来的记录。在逻辑地址2611中存储用于确定数据的逻辑地址。作为逻辑地址，存在 例如从主机装置10发送的访问命令中的LUN (Logical Unit Number)和LBA (Logical Block Address )的组合。在物理地址2612中存储，表示存储了对应 的逻辑地址的数据的存储设备310以及该存储设备310中的存储区域的物理的 地址(物理地址)。接下来，参照

非易失性存储器256中存储的地址管理表的一例。图4是表示本发明的第一实施方式的地址管理表的一例的图。图4A表示 关于本发明的第一实施方式的控制信息的地址管理表的一例，图4B表示关于 本发明的第一实施方式的结构信息的地址管理表的一例，图4C表示关于本发 明的第一实施方式的高速緩冲存储数据的地址管理表的一例。地址管理表262包含用于对非易失性存储器255中存储的控制信息的地 址进行管理的控制信息地址管理表262A、用于对非易失性存储器255中存储 的结构信息的地址进行管理的地址管理表262B、以及用于对非易失性存储器 255中存储的高速緩冲存储数据的地址进行管理的地址管理表262C。控制信息的地址管理表262A包含将非易失性存储器地址2621、共享存储 器地址2622和数据长度2623对应起来的记录。在非易失性存储器地址2621中，对可以分配给控制信息的存储的非易失 性存储器255上的地址(非易失性存储器地址)进行存储。在共享存储器地址 2622中，对控制信息在共享存储器254上存储的地址(共享存储器地址)进 行存储，所述控制信息被分配了从对应的非易失性存储器地址开始的存储区 域。在数据长度2623中存储对应的控制信息在非易失性存储器255上的数据 长度。结构信息的地址管理表262B包含将非易失性存储器地址2624、共享存储 器地址2625、和数据长度2626对应起来的记录。在非易失性存储器地址2624中，对可以分配给结构信息的存储的非易失性存储器255上的地址(非易失性存储器地址)进行存储。在共享存储器地址 2625中，对结构信息在共享存储器254上存储的地址(共享存储器地址)进 行存储，所述结构信息被分配了从对应的非易失性存储器地址开始的存储区 域。在数据长度2626中存储对应的结构信息在非易失性存储器255上的数据 长度。高速緩冲存储数据的地址管理表262C包含将非易失性存储器地址2627、 高速緩冲存储器地址2628、和数据长度2629对应起来的记录。在非易失性存储器地址2627中，对可以分配给高速緩冲存储数据的存储 的非易失性存储器255上的地址(非易失性存储器地址)进行存储。在高速緩 沖存储器地址2628中，对高速緩冲存储数据在高速緩冲存储器253上存储的 地址(高速緩冲存储器地址)进行存储，所述高速緩冲存储数据被分配了从对 应的非易失性存储器地址开始的存储区域。在数据长度2629中存储对应的高 速緩沖存储数据在非易失性存储器255上的数据长度。接下来，对本发明的第一实施方式的盘控制装置的处理动作进行说明。 图5A是本发明的第 一 实施方式的写入访问请求时处理的流程图。 当盘子系统100的通道适配器210通过端口 211接收从主机装置10发送 的写入请求，1/O处理器220取得该写入访问请求时，开始执行写入访问请求 时处理。首先，当I/O处理器220从通道适配器210取得写入访问请求时(步骤 Sll)， 1/O处理器22(M人通道适配器210取得写入访问请求的对象数据(写入 数据)，将该写入数据写入高速緩冲存储器253 (步骤S12)。然后，I/O处理 器220更新共享存储器254的结构信息261中与该写入数据所对应的记录(步 骤S13)。即，1/0处理器220，在结构信息261中与写入数据所对应的记录的 高速緩冲存储器地址2602中，对存储了写入数据的高速緩沖存储器253的高 速緩沖存储器地址进行存储，而且在脏bit2604中存储表示是脏数据的'T，。接着，I/O处理器220检测高速緩冲存储器253中存储的脏数据的数据量， 判定是否超过预先设定的阈值(写入高速緩冲存储阈值)(步骤S14)。在此， 可以参照共享存储器254的结构信息261，根据结构信息261的脏biG604中 存储了 "1"的地址数，检测高速緩冲存储器253中存储的脏数据的数据量。另外，写入高速緩冲存储阈值表示，若高速緩冲存储器253的脏数据的数据量 在该阈值以下，则可以将该脏数据向非易失性存储器255可靠地转移存储。该 写入高速緩沖存储阈值，例如可以根据管理者输入的指示由控制单元230设 定，另外也可以由控制单元230根据非易失性存储器255的数据容量设定为一 个阈值，另外，也可以由控制单元230根据盘子系统100的动作状态和非易失 性存储器255的数据容量来动态地设定阈值。作为写入高速緩冲存储阈值，可 以设定为非易失性存储器255的容量的例如50% ~80%之间的任意容量。当步骤S14的判定结果为脏数据的数据量超过写入高速緩冲存储阈值时 (步骤S14，是)，1/O处理器220使至少一部分脏数据降级(步骤S15)。即， I/O处理器220使高速緩冲存储器253的脏数据的至少一部分存储在存储设备 310中。由此，该数据是高速緩冲存储器253的内容被反映到存储设备310中 的数据。此外，作为降级的脏数据，例如可以将访问频率较少的脏数据作为对 象，另外也可以将从上 一次访问起经过了最长时间的脏数据作为对象。接着，I/O处理器220更新共享存储器254的结构信息261中的降级的数 据所对应的记录(步骤S16)。即，1/O处理器220在结构信息261中的降级的 数据所对应的记录的脏bit2604中存储表示是干净数据的"0",结束写入访问 请求时处理。由此，在后述的数据转移处理中，可以将高速緩冲存储器253 内的脏数据可靠地转移存储在非易失性存储器255中。另一方面，当步骤S14的判定的结果为脏数据的数据量未超过写入高速緩 冲存储阈值时(步骤S14，否)，表示高速緩冲存储器253内的脏数据可以可 靠地转移存储在非易失性存储器255中，因此I/O处理器220结束写入访问请 求时处理。此外，将高速緩冲存储器253的脏数据存储在存储:没备310.中的降 级处理(与步骤S15和步骤S16相同的处理)，不仅在写入访问请求时处理中， 例如在I/O处理器220的处理负荷较轻等情况下，也适宜由I/O处理器220执 行。图5B是本发明的第 一 实施方式的读出访问请求处理时的流程图。 当盘子系统100的通道适配器210通过端口 211接收从主机装置IO发送的读出访问请求，1/O处理器220取得该读出访问请求时，开始执行读出访问请求时处理。首先，当I/O处理器220从通道适配器210取得读出访问请求时(步骤 S21), I/O处理器220判定读出访问请求的对象数据(读取数据(Read Data)) 是否存储在高速缓冲存储器253中(步骤S22)。在此，例如通过确认在共享 存储器254中的控制信息260中是否存储了读出访问请求内包含的逻辑地址所 对应的记录，可以判定读取数据是否存储在高速緩冲存储器253中。当步骤S22中的判定的结果为存储在高速緩冲存储器253中时(步骤S22， 是)，1/O处理器220从高速緩沖存储器253读出对应的高速緩冲存储数据，通 过通道适配器210,对读出到作为请求源的主机装置10的数据进行发送(步 骤S23),结束读出访问请求时处理。另一方面，当步骤S22中的判定的结果为未存储在高速緩沖存储器253中 时(步骤S22,否)，1/O处理器220使对应的数据升级(步骤S24)。即，I/O 处理器220从存储着对应的数据的存储设备310中读出该数据，存储在高速緩 冲存储器253中。然后，I/O处理器220更新共享存储器254的结构信息261 中的与读出的数据对应的记录(步骤S25)。即，1/O处理器220在共享存储器 254的控制信息260中追加与读出的数据对应的记录，在该记录的高速緩冲存 储器地址2602中，对存储了读出的数据的高速緩冲存储器253的高速緩冲存 储器地址进行存储，而且在脏bit2604中存储表示是干净数据的"0"。然后， I/O处理器220将读出到该高速緩冲存储器253中的数据，通过通道适配器210 发送到作为请求源的主机装置10，结束读出访问请求时处理。图6是说明本发明的第 一实施方式的盘子系统中的升级以及降级的图。 所谓升级(Stage),如图6所示，是指将存储在存储设备310中的数据存 储在高速緩冲存储器253中；所谓降级(Destage),如图6所示，是指使存储 在高速緩冲存储器253中的高速緩冲存储数据反映到存储设备310中。接下来，说明本发明的第一实施方式的盘子系统100中的数据转移处理。 图7是本发明的第 一实施方式的数据转移处理的流程图。 通过电压监视控制部257检测出电源故障、例如从电源电路400供给的电 压表示异常值，来开始数据转移处理(步骤S31 )。电压监视控制部257向存 储器板250的处理器252通知发生了电压异常，同时将向存储器板250的各部骤S32)。由此，存储器板250的各部可以通过由电池500供给的电力而继续 动作。因此，高速緩冲存储器253和共享存储器254可以维持数据的存储。此 外，在以下的处理中，仅向存储器板250供给电池500的电力即可。因此，可 以减少在电池500中应积蓄的电量。处理器252参照共享存储器254的控制信息260 (步骤S33 ),以高速緩冲 存储器253中的一个高速緩冲存储器器件作为处理对象，判定是否存在未转移 的脏数据(步骤S34)。当步骤S34的判定的结果为，在高速緩冲存储器器件中存在未转移的脏数 据时(步骤S34，是)，处理器252从该高速緩冲存储器器件读出脏数据(步 骤S35),根据非易失性存储器256的地址管理表262，决定存储该脏数据的非 易失性存储器255的地址(非易失性存储器地址)，在该非易失性存储器地址 所对应的记录的高速緩沖存储器地址2628中，对存储了该脏数据的高速緩冲 存储器253的地址进行存储，同时在数据长度2629中存储该脏数据的数据长 度(步骤S36)。然后，处理器252将脏数据与存储该脏数据的非易失性存储器地址一起移 送至存储器控制器251。存储器控制器251将从处理器252移送的脏数据加密 (步骤S37)，存储在非易失性存储器255中的指定的非易失性存储器地址(步 骤S38)。这样，脏数据被加密并被存储在非易失性存储器255中，因此，即 使从非易失性存储器255中读取数据，也无法根据该数据容易地掌握原来的数 据，因此可以妥当地防止信息泄漏。然后，处理器252以同一高速緩沖存储器器件为对象，重复从上述步骤 S33开始的处理。通过如此重复处理，可以使同一高速緩冲存储器器件中存储 的全部脏数据转移至非易失性存储器255中。另一方面，当步骤S34的判定的结果为，高速緩冲存储器器件中没有未转 移的脏数据时(步骤S34,否)，表示作为对象的高速緩冲存储器器件中不存 在脏数据，或者已使该高速緩冲存储器器件的全部脏数据转移，因此处理器 252通过电压监视控制部257切断向该高速緩沖存储器器件的电力供给(步骤 S39),判定是否存在成为转移脏数据处理的对象的其它高速緩冲存储器器件 (步骤S40 )。当步骤S40的结果为，存在作为转移脏数据处理的对象的其它高速緩沖存 储器器件时(步骤S40,是)，针对其它高速緩冲存储器器件执行与上述相同 的从步骤S33开始的处理。另一方面，当步骤S40的结果为，不存在作为转移脏数据处理的对象的其 它高速緩冲存储器器件时(步骤S40,否)，意味着高速緩沖存储器253的全 部脏数据的转移已完成，因此，处理器252从共享存储器254读出结构信息 261、以及控制信息260中与脏数据相关的控制信息(步骤S41),按照非易失 性存储器256的控制信息的地址管理表262A以及结构信息的地址管理表 262B，决定存储结构信息以及控制信息的非易失性存储器255的地址(非易 失性存储器地址)，在该非易失性存储器地址所对应的记录的共享存储器地址 2622、 2625中，对存储了该结构信息或控制信息的共享存储器254的地址进 行存储，同时在数据长度2623、 2626中存储该结构信息或控制信息的数据长 度(步骤S42 )。接着，处理器252将结构信息和控制信息、以及存储该结构信息和控制信 息的非易失性存储器地址移送至存储器控制器251。存储器控制器251将从处 理器252移送来的结构信息和控制信息加密(步骤S43 ),存储在非易失性存 储器255的指定的非易失性存储器地址(步骤S44)。然后，处理器252通过 电压监视控制部257切断向该存储器板250的电力供给(步骤S45 )。在本实施方式中，在同一存储器板250上具有与上述数据转移处理相关的 存储器控制器251、高速緩冲存储器253、共享存储器254、非易失性存储器 255、 256以及处理器252,因此可以迅速地进行数据转移处理。图8是说明本发明的第一实施方式的数据转移的图。当执行上述图7所示的数据转移处理时，作为高速緩冲存储器253中存储 的脏数据的数据d2被转移至非易失性存储器255。另外，共享存储器254的 控制信息261也被转移至非易失性存储器255中。另外，共享存储器254的控 制信息260内的、数据d2的控制信息也被转移至非易失性存储器255中。此 时，在非易失性存储器256中存储地址管理表262,该地址管理表262表示被 转移至非易失性存储器255的数据d2、结构信息以及控制信息的原来的存储 目的地。图9是本发明的第一实施方式的数据恢复处理的流程图。当盘控制装置200的电源恢复时，开始数据恢复处理(步骤S51),首先， 1/O处理器220参照非易失性存储器256内的地址管理表262 (步骤S52)，判 定是否存储了应该恢复的数据等(高速緩冲存储数据、结构信息、控制信息) (步骤S53 )。此外，可以才艮据在地址管理表262的共享存储器地址2622、2625、 或高速緩沖存储器地址2628中是否存储了地址，来判定是否存储了数据等。当该判定的结果为存储了应该恢复的^:据等时(步骤S53,是)，1/0处理 器220按照地址管理表262,从非易失性存储器255的对应的地址将数据等读 出到存储器控制器251中，而且将该读出的数据等解密，将相应的数据等的地 址变换为易失性存储器(高速缓冲存储器253或共享存储器254 )用的地址(步 骤S56 )。即，从地址管理表262取得对应的数据等的共享存储器地址2622、 2625、或高速緩沖存储器地址2628。接着，1/0处理器220，通过存储器控制器251，根据变换而得的地址，将 数据等写入共享存储器254或高速緩冲存储器253 (步骤S57 ),判定是否存在 应该恢复的其它数据等(步骤S58 ),当存在应该恢复的其它数据时(步骤S58, 是)，通过重复执行从上述步骤S54开始的处理，将数据转移前的脏数据以及 与脏凄t据相关的结构信息和控制信息恢复为原始状态。由此，可以与邀:据转移 前同样地在各种处理中利用脏数据。另一方面，当未存储应该恢复的数据等时(步骤S53,否)、或者应该恢 复的全部数据的恢复结束时(步骤S58，否)，转移至通常的I/O处理(步骤 S59)。本实施方式中的存储器板250,如上所述，相对于盘控制装置200可以装 卸，另外，高速緩冲存储数据被转移至存储器板250的非易失性存储器255 中。因此，当将转移了高速緩沖存储数据的存储器板250从盘控制装置200 拆除，安装于其它盘控制装置200时，高速緩冲存储数据的内容可能会泄漏。 因此，在本实施方式中执行以下的数据恢复判定处理，转移到存储器板250 中的数据不会泄漏。图10是本发明的第 一 实施方式的数据恢复判定处理的流程图。I/O处理器220，当检测出在盘控制装置200的存储器板插槽中插入了存储器板250时(步骤S61 )，从所安装的存储器板250的非易失性存储器256 取得存储器板250的固有识别符263,根据该固有识别符263和安装了该存储 器板250的插槽的号码，判定数据恢复的必要性(步骤S62)。在本实施方式 中，I/O处理器220从控制单元230取得以前所安装的存储器板250的固有识 别符和插槽号码，根据是否与新安装的存储器板250的固有识别符263和插槽 号码一致来判定恢复的必要性。即，当固有识别符263和插槽号码一致时，意 味着暂时拆除存储器板250后，再次在同 一插槽中插入了同 一存储器板250, 因此进行数据恢复，当固有识别符263不同时，存储器板不是以前安装在该盘 控制装置200中的存储器板，因此，为防止该存储器板的数据泄漏而不进行数 据恢复，另外，即使固有识别符相同但插槽号码不同时，意味着进行与数据转 移时不同的连接，因此不进行数据恢复。当上述判定的结果为不需要数据恢复时(步骤S63，否)，为了可靠地防 止数据的泄漏，I/O处理器220通过存储器控制器251对非易失性存储器255 的数据进行初始化，例如在全部存储区域中写入"0"(步骤S64)，转移至通 常I/O处理(步骤S66 )。另一方面，当判定为需要数据恢复时(步骤S63,是)，执行数据恢复处 理(步骤S65:与图9的步骤S52以后的处理相同)，转移至通常I/O的处理 (步骤S66 )。接下来，对上述第一实施方式的计算机系统的变形例进行说明。图11是本发明的变形例的计算机系统的结构图。此外，对与第一实施方 式相同的功能部分赋予相同号码，省略说明。变形例的盘子系统101的盘控制装置201如下构成，代替第一实施方式的 盘控制装置200中的通道适配器210而具备通道适配器212,代替盘适配器270 而具备盘适配器272，在与存储器板250不同的共享存储器板265上具备存储 器板250的共享存储器254，拆除了 I/O处理器220。通道适配器212相对于通道适配器210还具备处理器213。盘适配器272 在盘适配器270上还具备处理器273。处理器213和处理器273分散执行通过 I/O处理器220所执行的处理。在这种盘控制装置201中也可以执行与上述图7、图9、图IO相同的处理，可以取得同样的效果。在这种情况下，在图7、图9中处理器252所执行的处 理，例如由处理器213、 273的某个执行即可，另外，图10中的I/O处理器220 的处理，例如由处理器213、 273的某个执行即可。 <第二实施方式>图12是本发明的第二实施方式的计算机系统的结构图。此外，对于与第 一实施方式相同的功能部分赋予相同的号码。盘控制装置202具备结构相同的多个集群(Cluster) 203。各集群203例 如由一个子系统控制板构成，具有通道适配器210、 1/0处理器280、子系统 控制器281、易失性存储器282、非易失性存储器283、盘适配器270和电压 监视控制部257。电源电路400例如将从外部工频电源供给的电力提供给盘控制装置202的 各部。在本实施方式中，电源电路400没有净皮多重化，向多个集群203的各部 供给电力。此外，也可以具备多个电源电路400,分别向各集群203供给电力。电池500积蓄了电力，可以向盘控制装置202的预定部位供给电力。在本 实施方式中，电池500没有被多重化，向多个集群203的预定部位供给电力。 此外，也可以具备多个电池500,分别向各集群203的预定部位供给电力。I/O处理器280通过执行被读出至易失性存储器282中的程序，控制集群 203的整体的动作。1/O处理器280对通道适配器210、易失性存储器282、非 易失性存储器283、盘适配器270之间的子系统控制器281的数据交换进行控 制。例如，进行使通道适配器210接收到的数据存储在易失性存储器282中的 控制。另外，I/O处理器280进行将存储在易失性存储器282中的数据向盘适 配器270移送、或者向通道适配器270移送的控制。另外，1/O处理器280进 行使盘适配器270从存储设备310取得的数据存储在易失性存储器282中的控 制。另外，1/O处理器280进行用于在易失性存储器282中，对在非易失性存 储器283中转移存储的数据进行恢复的处理。子系统控制器281与通道适配器210、盘适配器270、易失性存储器282、 非易失性存储器283、处理器280以及其它集群203的子系统控制器281相连， 对各部间交换的数据进行中继。通过此结构，子系统控制器281通过1〃0处 理器280的控制，将通过通道适配器210从主机装置10接收到的写入数据存储在易失性存储器282中，同时将写入数据向其它集群203的子系统控制器 281发送，可以使写入数据存储在其它集群203侧的易失性存储器282中。另 外，在本实施方式中，子系统控制器281通过I/O处理器280的控制，将数据 向其它集群203的子系统控制器281发送，可以使其存储在其它集群203的非 易失性存储器283中，或者可以从其它集群203的非易失性存储器283中读出 数据。另夕卜，子系统控制器281执行向由非易失性存储器283的多个非易失性存 储器器件2831 (参照图13 )构成的RAID组的数据存储处理。例如，子系统 控制器281，当在RAID组中进行存储时，将存储对象数据分割为预定的数据 单位，与此同时，针对多个(例如3个)数据单位中的每一个，通过奇偶校验 位(Parity)生成电路2811生成所述每个数据单位的奇偶校验位，将所述多个 数据单位和生成的奇偶校验位存储在RAID组内的不同非易失性存储器器件 2831中。在本实施方式中，子系统控制器281对数据单位和奇偶校验位进行 加密，并存储在非易失性存储器器件2831中。接下来，详细说明易失性存储器282和非易失性存储器283。 图13是详细说明本发明的第二实施方式的存储控制装置的一部分的图。 易失性存储器282存储与第 一 实施方式的共享存储器254和高速緩冲存储 器253相同的各种信息。作为存储的信息，存在例如与主机装置IO进行交换 的数据相关的结构信息261 (例如表示被存储在存储设备310的何处的信息) 以及控制信息260 (例如表示净皮存储在易失性存储器282的何处的信息)。另 外，易失性存储器282暂时存储通过通道适配器210接收的数据、和通过盘适 配器270从存储设备310取得的数据。易失性存储器282,例如由可以独立地 进行输入输出动作的多个易失性存储器器件构成。非易失性存储器283是例如闪速存储器、MRAM( Magnetoresistive Random Access Memory )、 PRAM ( Phase change RAM)等即使不供给电源也可以存储 数据的存储器。非易失性存储器283由多个非易失性存储器器件2831构成。 非易失性存储器283例如用于转移存储在易失性存储器282中存储的数据(高 速緩冲存储数据、结构信息、控制信息)。在本实施方式中，向由多个集群203 的非易失性存储器283的多个非易失性存储器器件2831构成的RAID组，存储高速緩冲存储数据、结构信息、以及控制信息。当在RAID组中进行存储时， 例如，可以是RAID级别2~5中的任意一种。若是这些RAID级别，则可以 抑制非易失性存储器283所需的容量，并可以提高数据的可靠性。另外，非易 失性存储器283存储地址管理表262,该地址管理表262用于将转移存储在非 易失性存储器283中的数据恢复到原始状态。此外，地址管理表262中的非易 失性存储器地址2621、 2624、 2627,在第二实施方式中不是非易失性存储器 283的物理地址，而成为RAID組的逻辑存储区i^中的地址(逻辑地址)。子 系统控制器281可以根据该逻辑地址确定物理地址(即，是哪个非易失性存储 器器件283K也包含其它集群203的非易失性存储器器件2831 )的哪个地址)。 另外，在地址管理表262的共享存储器地址2622、共享存储器地址2625、以 及高速緩沖存储器地址2628中存储易失性存储器282中的地址。 图14是本发明的第二实施方式的数据转移处理的流程图。 通过电压监视控制部257检测出电源故障、例如从电源电路400供给的电 压表示异常值，由此开始数据转移处理(步骤S71 )。电压监视控制部257向 1/O处理器280通知发生了电压异常，同时将向集群203 (子系统控制板)的(步骤S72)。由此，子系统控制板的各部可以通过由电池500供给的电力继 续动作。因此，易失性存储器282可以维持数据的存储。I/O处理器280参照易失性存储器282的控制信息260 (步骤S73 ),以易 失性存储器282中的一个易失性存储器器件作为处理对象，判定是否存在未转 移的脏数据(步骤S74)。当步骤S74的判定的结果为，在易失性存储器器件中存在未转移的脏数据 时(步骤S74，是)，1/O处理器280从该易失性存储器器件中读出脏数据(步 骤S75 ),按照非易失性存储器283的地址管理表262，决定存储该脏数据的非 易失性存储器283的逻辑地址，在该非易失性存〗诸器283的逻辑地址所对应的 记录的高速緩沖存储器地址2628中，对存储了该脏数据的易失性存储器282 的地址进行存储，另外在数据长度2629中存储该脏数据的数据长度(步骤 S76)。接着，I/O处理器280将脏数据与存储该脏数据的非易失性存储器283的逻辑地址一起移送至子系统控制器281 。子系统控制器281将从I/O处理器280 移送来的脏数据分割为预定大小(翁:据量)的数据单位，针对多个数据单位中 的每一个，生成所述数据单位所对应的奇偶校验位(步骤S77),将多个数据 单位以及生成的奇偶校验位加密(步骤S78)。接着，子系统控制器281根据 所指定的非易失性存储器283的逻辑地址，确定存储每个数据单位以及奇偶校 验位的物理地址，在对应的物理地址所表示的非易失性存储器器件2831中存 储各数据单位以及奇偶校验位(步骤S79)。在本实施方式中，也存储在其它 集群203的非易失性存储器器件2831中。由此，数据和这些数据所对应的奇 偶校验位通过多个非易失性存储器器件2831而分散存储。从而，即使某一个 非易失性存储器器件2831中发生了故障，也可以恢复原来的数据。另外，脏 数据被加密地存储在非易失性存储器283中，因此，即使从非易失性存储器 283读取数据，也无法根据该数据容易地掌握原来的数据，因此可以妥当地防 止信息泄漏。接着，1/O处理器280以同一易失性存储器器件为对象，重复上述从步骤 S73开始的处理。通过如此重复处理，可以使存储在同一易失性存储器器件中 的全部脏数据转移至非易失性存储器283中。另一方面，当步骤S74的判定的结果为，在易失性存^f诸器器件中没有未转 移的脏数据时(步骤S74，否)，表示在作为对象的易失性存储器器件中不存 在脏数据、或已将该易失性存储器器件的全部脏数据转移，因此I/O处理器280 通过电压监视控制部257切断向该易失性存储器器件的电力供给(步骤S80 ), 判定是否存在成为转移脏数据处理的对象的其它易失性存储器器件(步骤 S81 )。当步骤S81的结果为，存在成为转移脏数据处理的对象的其它易失性存储 器器件时(步骤S81，是)，对其它易失性存储器器件执行上述同样的从步骤 S73开始的处理。另一方面，当步骤S81的结果为，不存在作为转移脏数据处理的对象的其 它易失性存储器器件时(步骤S81，否)，意味着易失性存储器282的全部脏 数据的转移已完成，因此I/O处理器280从易失性存储器282读出结构信息 261、和控制信息260中与脏数据相关的控制信息(步骤S82), 4姿照非易失性存储器283的地址管理表262，决定存储该结构信息261和控制信息260的非 易失性存储器283的逻辑地址，在该非易失性存储器的逻辑地址所对应的记录 的共享存储器地址2622或2625中，对存储了该结构信息261或控制信息260 的易失性存储器282的地址进行存储，另外，在数据长度2623、 2626中存储 该结构信息261或控制信息260的数据长度(步骤S83 )。接着，1/O处理器280将结构信息261、控制信息260与存储的非易失性 存储器283的逻辑地址一起移送至子系统控制器281。子系统控制器281将从 I/O处理器280移送来的结构信息261和控制信息260分割为预定大小(凄t据 量)的数据单位，针对预定数量的数据单位中的每一个，生成所述数据单位所 对应的奇偶校验位(步骤S84)，将多个数据单位和生成的奇偶校验位加密(步 骤S85)。接着，子系统控制器281根据所指定的非易失性存储器283的逻辑 地址，确定存储每一个数据单位和奇偶校验位的物理地址，在对应的物理地址 表示的非易失性存储器器件2831中存储各数据单位和奇偶校验位(步骤S86 )。 由此，通过多个非易失性存储器器件2831分散存储数据和这些数据所对应的 奇偶校验位。从而，即使某一个非易失性存储器器件2831中发生故障，也可 以恢复原来的数据。接着，I/O处理器280通过电压监视控制部257切断向集群203的所有部 位的电力供给(步骤S87)。图15是本发明的第二实施方式的数据恢复处理的流程图。在盘控制装置202的电源恢复了的情况下，开始数据恢复处理(步骤S91 ), 首先，I/O处理器280参照非易失性存储器283内的地址管理表262(步骤S92 ), 判定是否存储了应该恢复的数据等(高速緩冲存储数据、结构信息以及控制信 息)(步骤S93)。此外，可以根据是否在地址管理表262的共享存储器地址 2622、 2625或高速緩冲存储器地址2628中存储了地址，来判定是否存储了数 据等。当该判定的结果为存储了应该恢复的数据等时(步骤S93,是)，1/0处理 器280向子系统控制器281移送从地址管理表262取得的非易失性存储器283 的逻辑地址。子系统控制器281取得该逻辑地址所对应的物理地址，从该物理 地址表示的非易失性存储器283读取数据等，而且将该读取的数据等解密(步骤S95 )，进行各数据等的奇偶校验(步骤S96 )。由此，当预定数量的数据单 位与其所对应的奇偶校^r位有预定的关系时，由于意味着数据正确，因此直接 进行下面的处理，另一方面，当没有预定的关系时，再生数据来进行下面的处 理。接着，子系统控制器281通过将多个数据单位按原样排列而得到原来的数 据，并移送至I/O处理器280。 1/O处理器280从地址管理表262的共享存储 器地址2622、共享存储器地址2625或高速緩冲存储器地址2628中，取得数 据在转移时^皮存储的易失性存储器282的地址(步骤S97)。然后，1/0处理器 280通过子系统控制器281,在取得的易失性存储器282的地址存储从非易失 性存储器283取得的数据(步骤S98 )。此外，在本实施方式中，也向其它集 群的子系统控制器281,同样地也向其它集群203的易失性存储器282存储数 据。由此，可以使多个集群的易失性存储器282的状态相同。接着，1/O处理器280判定是否存在应该恢复的其它数据等(步骤S99), 当存在应该恢复的其它数据时(步骤S99,是)，通过重复执行从上述步骤S94 开始的处理，将数据转移前的脏数据以及与脏数据有关的结构信息和控制信息 恢复为原来的状态。由此，可以与数据转移前同样地在各种处理中利用脏数据。另一方面，当未存储应该恢复的数据等时(步骤S93,否)，或应该恢复 的全部数据的恢复已结束时(步骤S99，否)，转移至通常的I/O处理(步骤 SIOO)。以上，根据一个实施方式说明了本发明，但本发明不限于上述实施方式， 可以应用于其它各种形态。(HDD)的例子，但本发明不限于此，例如可以将硬盘驱动器的至少一部分 或全部替换为DVD驱动器、磁带驱动器、闪速存储器设备等可以存储数据的 其它存储设备。另外，在上述第 一实施方式中以共享存储器254作为易失性存储器进行了 说明，但本发明不限于此，例如可以作为非易失性存储器。在以共享存储器 254作为非易失性另夕卜，在上述第一实施方式中说明了将高速緩冲存储器253和共享存储器 254在物理上分离的结构，但不限于此，也可以将高速緩冲存储器253和共享 存储器254构成为一个集合体。另夕卜，在上述第一实施方式中说明了将非易失性存储器255和非易失性存 储器256在物理上分离的结构，但不限于此，也可以将非易失性存储器构成为 一个集合体。在上述各实施方式中使用了数据量不发生变化的加密，但本发明不限于 此，也可以使用例如数据量变化的加密。此外，在这种情况下，需要使地址管 理表262中存储的数据长度成为加密后的数据长度。另夕卜，在上述各实施方式中，将高速緩冲存储器253的脏数据以本来的数 据长度存储在非易失性存储器255中，但本发明不限于此，例如可以将高速緩 冲存储器253的脏数据压缩后存储在非易失性存储器255中。这样一来，可以 提高非易失性存储器255中的存储效率，并且可以缩短向非易失性存储器255 的写入处理所需的时间。另外，在上述第二实施方式中，各集群203中同样地具备非易失性存储器 283,向由多个集群203的非易失性存储器283构成的RAID组转移脏数据， 但本发明不限于此，例如可以仅在一方的集群203中具备非易失性存储器283 ， 用于脏凝:据的转移。 .
权利要求
1.一种存储控制装置，从外部装置接收写入访问请求，进行将写入访问请求对象数据写入存储装置的控制，其中，具有进行来自电源的电力供给的电力供给部；以可以供给电力的方式积蓄电力的电池；作为接受电力供给可以存储数据的易失性存储器的高速缓冲存储器；即使不接受电力供给也可以继续存储数据的非易失性存储器；接受所述电力供给，接收写入访问请求的请求接收部；第一数据存储部，将所述写入访问请求的对象数据作为高速缓冲存储数据，存储在所述高速缓冲存储器中；判定部，判定所述高速缓冲存储器的所述高速缓冲存储数据中未被反映到所述存储装置的脏数据的数据量是否超过预定的阈值；第二数据存储部，当判定为超过所述阈值时，将所述高速缓冲存储器的所述脏数据中至少一部分向所述存储装置存储；电源监视部，检测从所述电力供给部供给的电力的电压异常；转移存储部，当通过所述电源监视部检测出所述电压异常时，接受来自所述电池的所述电力供给，使所述高速缓冲存储器中存储的脏数据向所述非易失性存储器转移；以及电力供给控制部，当通过所述电源监视部检测出所述电压异常时，使用来自所述电池的电力，维持向所述高速缓冲存储器以及所述转移存储部的电力供给。
2. 根据权利要求1所述的存储控制装置，其中， 根据所述非易失性存储器的容量来决定所述阈值。
3. 根据权利要求2所述的存储控制装置，其中， 具有根据所述非易失性存储器的容量来决定所述阈值的阈值决定部。
4. 根据权利要求1至3中任意一项所述的存储控制装置，其中， 所述转移存储部将所述脏数据加密，并使其转移至所述非易失性存储器。
5. 根据权利要求4所述的存储控制装置，其中， 所述转移存储部执行不使所述脏数据的数据量发生变化的加密。
6. 根据权利要求1至5中任意一项所述的存储控制装置，其中， 所述转移存储部压缩所述脏数据，并使其转移至所述非易使性存储器。
7. 根据权利要求1至6中任意一项所述的存储控制装置，其中，还具备存储目的地信息存储部，使所述脏it据的所述高速緩冲存储器中的存储目的地信息转移至所述非易失性存储器。
8. 根据权利要求1至7中任意一项所述的存储控制装置，其中， 还具备数据恢复部，使转移至所述非易失性存储器的脏数据在所述高速緩沖存储器中恢复。
9. 根据权利要求8所述的存储控制装置，其中， 可装卸保持所述非易失性存储器的存储器板， 具有安装板信息保存部，保存已安装的所述存^f诸器板的第一识别信息； 安装检测部，对新安装了保持非易失性存储器的存储器板进行检测； 板信息取得部，取得所述新安装的存储器板的第二识别信息； 安装判定部，判定所取得的所述第二识别信息与所述安装板信息保存部所保存的所述第一识别信息是否一致；以及初始化部，当判定为不一致时，执行所述新安装的存储器板的非易失性存储器的数据初始化，而不进行基于所述数据恢复部的脏数据的恢复。
10. 根据权利要求9所述的存储控制装置，其中， 具备可以装卸保持所述非易失性存储器的存储器板的多个插槽， 所述安装板信息保存部，将所述第一识别信息与安装了所述第一识别信息的存储器板的插槽的第一插槽识别信息对应起来存储，所述板信息取得部取得所述第二识别信息和安装了该第二识别信息的存 储器板的插槽的第二插槽识别信息，所述安装判定部，判定所述第一识别信息与所述第一插槽识别信息、以及 所述第二识别信息与所述第二插槽识别信息是否 一致，所述初始化部，当所述第一识别信息与所述第一插槽识别信息、以及所述第二识别信息与所述第二插槽识别信息不一致时，执行所述新安装的存储器板 的非易失性存储器的数据初始化，而不进行基于所述数据恢复部的脏数据的恢 复。
11. 根据权利要求1至10中任意一项所述的存储控制装置，其中，所述非易失性存储器具有多个非易失性存储器件，所述转移存储部向由所述多个非易失性存储器件构成的RAID组存储所 述脏数据。
12. 根据权利要求11所述的存储控制装置，其中，所述转移存储部将所述脏数据分割成预定大小的多个数据单位，使其分散 地存储于所述RAID组的多个所述非易失性存储器件中，并且将根据预定数量 的数据单位的数据而生成的奇偶校验位存储在所述RAID组的所述非易失性 存储器件中。
13. 根据权利要求1至12中任意一项所述的存储控制装置，其中， 所述电力供给控制部，在所述脏数据向所述非易失性存储器的转移结束后，切断从所述电池向所述易失性存储器的电力供给。
14. 根据权利要求1至13中任意一项所述的存储控制装置，其中， 所述高速緩冲存储器由多个易失性存储器件构成，所述电力供给控制部，从由所述转移存储部结束所述脏凄t据的转移的各所 述易失性存储器件开始依次切断电力供给。
15. 根据权利要求1至14中任意一项所述的存储控制装置，其中， 所述电力供给控制部，当通过所述电源监视部检测出所述电压异常时，不向所述请求接收部供给电力，而向所述高速緩冲存储器以及所述转移存储部供 给电力。
16. 根据权利要求15所述的存储控制装置，其中，在同一板上具备所述高速緩冲存储器、所述非易失性存储器、所述转移存 储部以及所述电力供给控制部，所述电池可以对所述板供给电力。
17. 根据权利要求1至16中任意一项所述的存储控制装置，其中， 所述转移存储部与所述第二数据存储部由不同的设备构成，所述电力供给控制部，当通过所述电源监视部检测出所述电压异常时，不 向所述第二数据存储部供给电力，而向所述转移存储部供给电力。
18. 根据权利要求1至17中任意一项所述的存储控制装置，其中，具有多个所述高速緩冲存储器以及所述非易失性存储器的组， 所述第 一数据存储部将所述写入访问请求对象数据存储在各组的所述高 速緩沖存储器的每一个中，所述转移存储部，当通过所述电源监视部检测出所述电压异常时，接受来 自所述电池的所述电力供给，从所述多个高速緩冲存储器的某一个高速緩冲存 储器中读出脏数据，使其分散地转移至所述多个非易失性存储器中。
19. 一种存储控制装置的数据管理方法，所述存储控制装置从外部装置接 收写入访问请求，进行将写入访问请求对象数据写入存储装置的控制，其中，所述存储控制装置具备进行来自电源的电力供给的电力供给部；以可以 供给电力的方式积蓄电力的电池；作为接受电力供给可以存储数据的易失性存 储器的高速緩沖存储器;即使不接受电力供给也可以继续存储数据的非易失性接收写入访问请求；将所述写入访问请求的对象数据作为高速緩冲存储凝: 据存储在所述高速緩冲存储器中；判定所述高速缓冲存储器的所述高速緩冲存 储数据中未被反映到所述存储装置的脏数据的数据量是否超过预定的阈值；当 判定为超过所述阈值时，将所述高速緩冲存储器的所述脏数据中至少一部分向 所述存储装置存储；当通过所述电源监视部检测出所述电压异常时，使用来自 所述电池的电力，维持向所述高速緩冲存储器的电力供给；接受来自所述电池 的所述电力供给，使存储在所述高速緩冲存储器中的脏数据向所述非易失性存 储器转移。
20. —种存储控制装置，从外部装置接收写入访问请求，进行将写入访问 请求对象数据写入存储装置的控制，其中，具备进行来自电源的电力供给的电源电路；以可以供给电力的方式积蓄电力的电池；作为接受电力供给可以存储数据的易失性存储器的高速緩冲存储器；即使不接受电力供给也可以继续存储数据的非易失性存储器； 接收来自所述外部装置的写入访问请求的接口 ；与所述接口连接，并且可以进行与所述高速緩冲存储器的数据输入输出的 第一处理器；在所述高速緩冲存储器与所述非易失性存储器之间可以进行数据输入输 出的第二处理器；以及检测来自所述电源电路的电压异常的电源监视控制部，所述第一处理器，受理所述接口接收到的写入访问请求，将所述写入访问 请求的对象数据作为高速緩冲存储数据存储在所述高速緩冲存储器中，判定所 述高速緩冲存储器的所述高速緩冲存储数据中未被反映到所述存储装置的脏 数据的数据量是否超过预定的阈值，当判定为超过所述阈值时，将所述高速緩 冲存储器的所述脏数据中至少 一部分向所述存储装置存储，所述第二处理器，当通过所述电源监视控制部检测出所述电压异常时，接 受来自所述电池的所述电力供给，使所述高速緩冲存储器中存储的脏数据向所 述非易失性存储器转移，所述电源监视控制部，当检测出所述电压异常时，使用来自所述电池的电 力，维持向所述高速緩冲存储器以及所述第二处理器的电力供给。
全文摘要
本发明提供存储控制装置和数据管理方法，可以实现抑制非易失性存储器的容量、并且可以使高速缓冲存储器中存储的数据妥当地转移的技术。I/O处理器(220)判定高速缓冲存储器(253)上的脏数据量是否超过阈值，当判定为超过时，将高速缓冲存储器(253)的脏数据的一部分写入存储设备(310)，当通过电压监视控制部(257)检测出供给电力的电压异常时，电压监视控制部(257)使用来自电池(500)的电力维持电力供给，处理器(252)接受来自电池(500)的电力供给，使高速缓冲存储器(253)中存储的脏数据转移至非易失性存储器(255)。
文档编号G06F12/16GK101241477SQ20071019462
公开日2008年8月13日 申请日期2007年11月27日 优先权日2007年2月7日
发明者姜小明, 饭田纯一 申请人:株式会社日立制作所