专利名称：即时时钟精确度验证系统及方法
技术领域：
本发明涉及一种精确度验证系统及方法，尤其是一种即时时钟精确度验证系统及方法。
背景技术：
即时时钟(Real Time Clock, RTC)大量被用在电子产品中用作计时控制，如电子计时 器、闹钟、交通标志、打卡机、手机、IA家电、个人电脑、服务器以及行车系统等。这些电 子计时产品因应用的不同，对计时时钟精确程度的要求也不同。举例来说，手机的时间显示 也许可以容忍些许的误差，这些产品并不要求有高精度的即时时钟；但对于某些自动化的系 统或产品而言，如行车系统(高铁、捷运等)，精确无误的即时时钟就显得格外的重要，因 为一旦误差过大，将导致运输工具的延误甚至发生严重的意外。因此，针对这类即时时钟精 确度要求很高的产品，如何检验即时时钟的精确度就变成一项重要的课题。
过去电脑主机板生产线上要验证即时时钟的精确度，大致有两种方法。 一是透过人工操 作操作员以配带的参考计时器先校正待验证系统上的即时时钟，过一段时间后(IO秒或 24小时以后)，再比对待验证即时时钟和参考计时器之间的差异。如果验证时间过短，纵使 真有差异，但因为过于细微，所以很容易被忽略而检査不出来。但如果验证时间过长，又显 得效率不高，增加验证成本。除此之外，这样的验证方法只有校正时间点与结束时间点两笔 资料可做判读，过程中即使待验证即时时钟忽快忽慢，但最后只要验证时间结束时和参考计 时器之间的差异在误差范围内，就会被判为验证通过，这是很大的验证盲点。
另一种方法是利用软件程序直接读取服务器上即时时钟的时间作为比对参考，这种方 法虽然可以消除人为操作的错误发生，但如果和服务器连线出现错误或延迟，还是会产生待 验证即时时钟精确度的验证误差。
发明内容
鉴于以上内容，有必要提供一种即时时钟精确度验证系统，其可自动对即时时钟进行精 确度的验证。
鉴于以上内容，还有必要提供一种即时时钟精确度验证方法，其可自动对即时时钟进行 精确度的验证。
一种即时时钟精确度验证系统，包括待验证系统，所述待验证系统包括待验证即时时钟 ，该即时时钟精确度验证系统还包括与待验证系统相连的治具及数据库，所述治具包括依次
连接的即时时钟晶片、可编程微处理器及信号转换晶片；所述即时时钟晶片用于提供参考的 即时时钟；所述可编程微处理器用于从所述即时时钟晶片中读取时间，将读取的时间传送给 所述信号转换晶片；所述信号转换晶片连接到所述待验证系统，用于将所述可编程微处理器 读取的时间转换成所述待验证系统能识别的数据，并传送给待验证系统；所述待验证系统还 包括验证单元，所述验证单元包括参数设置模块、同步模块、取样模块及比对模块，所述参 数设置模块用于设置即时时钟的验证参数，并将所述验证参数存储于所述数据库中，所述验 证参数包括总验证时间、取样的间隔时间及容许的误差范围；所述同步模块用于在验证开始 时，同步待验证即时时钟和即时时钟晶片的时间；所述取样模块用于每隔一段取样的间隔时 间，取样待验证即时时钟和即时时钟晶片的时间；所述比对模块用于比对所述待验证即时时 钟和即时时钟晶片的取样时间，计算出所述待验证即时时钟和即时时钟晶片的时间差，根据 所述时间差在总验证时间内是否在容许的误差范围内判断所述待验证即时时钟是否合格。
一种即时时钟精确度验证方法，包括如下步骤设置即时时钟的验证参数，所述验证参 数包括总验证时间、取样的间隔时间及容许的误差范围；当验证开始时，信号转换晶片将可 编程微处理器从即时时钟晶片中读取的时间转换成与之相连的待验证系统能识别的数据，并 传送给该待验证系统，所述待验证系统安装有待验证即时时钟；所述待验证系统同步待验证 即时时钟和即时时钟晶片的时间；每隔一段取样的间隔时间，待验证系统取样待验证即时时 钟和即时时钟晶片的时间；待验证系统比对所述待验证即时时钟和即时时钟晶片的取样时间 ，计算出所述待验证即时时钟和即时时钟晶片的时间差，判断所述时间差是否在容许的误差 范围内；若所述时间差在容许的误差范围内，则重复所述待验证系统取样待验证即时时钟和 即时时钟晶片的时间，计算所述待验证即时时钟和即时时钟晶片的时间差和判断所述时间差 是否在容许的误差范围内的步骤，直到到达总验证时间，则判断验证通过。
相较于现有技术，所述的即时时钟精确度验证系统及方法，可以自动对即时时钟进行精 确度的验证，避免了人工作业的错误发生以及因服务器连线所出现的错误或延迟，提高了验 证效率。
图l是本发明即时时钟精确度验证系统较佳实施例的硬件架构图。 图2是图1中所示验证单元的功能模块图。 图3是本发明即时时钟精确度验证方法较佳实施例的流程图。
具体实施例方式
如图1所示，是本发明即时时钟精确度验证系统较佳实施例的系统架构图。该系统主要
包括治具l、待验证系统2及数据库3，所述治具l通过一外部I/0串行信号总线(如RS232、 IEEE1394及USB)跟所述待验证系统2相连，所述待验证系统2连接有数据库3。其中，所述治 具l为一个经过调校、准确性高的电子计时电路，所述治具I包括即时时钟晶片IO、可编程微 处理器11及信号转换晶片12。所述可编程微处理器ll通过多主串行总线(如I2C及SPI)和所 述即时时钟晶片10和信号转换晶片12相连，所述信号转换晶片12通过外部I/0串行信号总线 (如RS232、 IEEE1394及USB)跟所述待验证系统2相连。所述即时时钟晶片10用于提供参考 的即时时钟，所述可编程微处理器11用于从所述即时时钟晶片10中读取时间，将读取的时间 传送给所述信号转换晶片12。所述信号转换晶片12可以是一I/0桥接芯片，用于将所述可编 程微处理器11读取的时间转换成所述待验证系统2能识别的数据，即将多主串行总线数据转 换成外部I/0串行信号总线数据，并将转换后的数据传送给待验证系统2。
所述待验证系统2包括待验证即时时钟21和验证单元20。所述待验证即时时钟21为需要 验证的即时时钟。所述验证单元20为一主控应用程序，用于在即时时钟精确度验证时进行流 程控制、资料比对及验证结果输出等。
所述数据库3用于存储即时时钟精确度验证时所需的验证参数，所述验证参数包括总验 证时间、取样的间隔时间及容许的误差范围等。
如图2所示，是图1中所示验证单元20的功能模块图。所述验证单元20包括参数设置模块 201、同步模块202、取样模块203、比对模块204及输出模块205。本发明所称的模块是完成 一特定功能的计算机程序段，比程序更适合于描述软件在计算机中的执行过程，因此在本发 明以下对软件描述中都以模块描述。
其中，所述参数设置模块201用于设置即时时钟精确度验证时所需的验证参数，并将所 述验证参数存储于数据库3中。所述验证参数包括总验证时间、取样的间隔时间及容许的误 差范围等。
所述同步模块202用于同步待验证即时时钟21和即时时钟晶片10的时间。具体而言，当 验证单元20开始验证待验证即时时钟21的精确度时，可编程微处理器ll获取当前即时时钟晶 片10中的时间，并将所述时间传送给信号转换晶片12。信号转换晶片12将所述获取的时间转 换成外部I/0串行信号总线数据，并传送给同步模块202。然后，同步模块202将待验证即时 时钟21的时间设置成所述信号转换晶片12传送过来的时间，完成待验证即时时钟21和即时时 钟晶片10的时间同步。
所述取样模块203用于每隔一段取样的间隔时间，取样待验证即时时钟2l和即时时钟晶 片10的时间。具体而言，每隔一段取样的间隔时间，可编程微处理器ll获取当前即时时钟晶
片10中的时间，并将所述时间传送给信号转换晶片12。信号转换晶片12将所述获取的时间转 换成外部I/0串行信号总线数据，并传送给取样模块203。然后，取样模块203获取信号转换 晶片12传送过来的时间。同时，取样模块203获取待验证即时时钟21当前的时间。
所述比对模块204用于比对所述待验证即时时钟21和即时时钟晶片10的取样时间，计算 出所述待验证即时时钟21和即时时钟晶片10的时间差，判断所述时间差是否在容许的误差范 围内。如果所述时间差在容许的误差范围内，则比对模块204进一步判断是否到达总验证时 间。
所述输出模块205用于当所述时间差不在容许的误差范围内时输出验证失败的讯息，以 及当到达总验证时间时输出验证通过的讯息。
如下所述，是通过前述即时时钟精确度验证系统，实施即时时钟精确度验证的步骤。
首先，用户通过参数设置模块201设置即时时钟精确度验证时所需的验证参数，并将所 述验证参数存储于数据库3中。所述验证参数包括总验证时间、取样的间隔时间及容许的误 差范围等。假设总验证时间为l小时，取样的间隔时间为5秒钟，容许的误差范围为小于 0.05秒。然后，用户启动即时时钟精确度的验证。
可编程微处理器11获取当前即时时钟晶片10中的时间，并将所述时间传送给信号转换晶 片12。信号转换晶片12将所述获取的时间转换成外部I/0串行信号总线数据，并传送给同步 模块202。然后，同步模块202将待验证即时时钟21的时间设置成所述信号转换晶片12传送过 来的时间，完成待验证即时时钟21和即时时钟晶片10的时间同步。
间隔5秒钟时间后，取样模块203取样待验证即时时钟21和即时时钟晶片10的时间。具体 而言，首先，可编程微处理器11获取当前即时时钟晶片10中的时间，并将所述时间传送给信 号转换晶片12。信号转换晶片12将所述获取的时间转换成外部I/0串行信号总线数据，并传 送给取样模块203。然后，取样模块203获取信号转换晶片12传送过来的时间。同时，取样模 块203获取待验证即时时钟21当前的时间。
取样模块203取样待验证即时时钟21和即时时钟晶片10的时间后，比对模块204比对所述 待验证即时时钟21和即时时钟晶片10的时间，计算出所述待验证即时时钟21和即时时钟晶片 10的时间差d，判断所述时间差d是否在容许的误差范围内。如果d >= 0.05，则判断所述时 间差不在容许的误差范围内，输出模块205输出验证失败的讯息，验证结束。如果d 〈 0.05 ，则判断所述时间差在容许的误差范围内，则比对模块204进一步判断是否到达总验证时间 。如果没有到达所述总验证时间，则每隔5秒钟，继续取样并进行比对，判断所述待验证即 时时钟21和即时时钟晶片10之间的时间差是否在容许的误差范围内。
当总验证时间l小时内，每次取样、比对、计算出的待验证即时时钟21和即时时钟晶片 10之间的时间差d 〈 0.05时，则输出模块205输出验证通过的讯息。
如图3所示，是本发明即时时钟精确度验证方法较佳实施例的流程图。首先，步骤S401 ，首先，用户通过参数设置模块201设置即时时钟精确度验证时所需的验证参数，并将所述 验证参数存储于数据库3中。所述验证参数包括总验证时间、取样的间隔时间及容许的误差 范围等。
步骤S402，当用户启动即时时钟精确度验证时，同步模块202同步待验证即时时钟21和 即时时钟晶片10的时间。具体而言，首先，可编程微处理器11获取当前即时时钟晶片10中的 时间，并将所述时间传送给信号转换晶片12。信号转换晶片12将所述获取的时间转换成外部 1/0串行信号总线数据，并传送给同步模块202。然后，同步模块202将待验证即时时钟21的 时间设置成所述信号转换晶片12传送过来的时间，完成待验证即时时钟21和即时时钟晶片 IO的时间同步。
步骤S403，每隔一段取样的间隔时间，取样模块203取样待验证即时时钟2l和即时时钟 晶片10的时间。具体而言，每隔一段取样的间隔时间，可编程微处理器ll获取当前即时时钟 晶片10中的时间，并将所述时间传送给信号转换晶片12。信号转换晶片12将所述获取的时间 转换成外部I/0串行信号总线数据，并传送给取样模块203。然后，取样模块203获取信号转 换晶片12传送过来的时间。同时，取样模块203获取待验证即时时钟21当前的时间。
步骤S404，取样模块203取样待验证即时时钟21和即时时钟晶片10的时间后，比对模块 204比对所述待验证即时时钟21和即时时钟晶片10的时间，计算出所述待验证即时时钟21和 即时时钟晶片10的时间差。
步骤S405，比对模块204判断所述时间差是否在容许的误差范围内。
步骤S406，如果所述时间差不在容许的误差范围内，则输出模块205输出验证失败的讯 息，流程结束。
步骤S407，如果所述时间差在容许的误差范围内，则比对模块204进一步判断是否到达 总验证时间。如果所述时间差在容许的误差范围内且总验证时间没有到达，则流程回到步骤 S403。
步骤S408，当到达总验证时间，输出模块205输出验证通过的讯息，流程结束。
权利要求
1.一种即时时钟精确度验证系统，包括待验证系统，所述待验证系统包括待验证即时时钟，其特征在于该即时时钟精确度验证系统还包括与待验证系统相连的治具及数据库，所述治具包括依次连接的即时时钟晶片、可编程微处理器及信号转换晶片；所述即时时钟晶片用于提供参考的即时时钟；所述可编程微处理器用于从所述即时时钟晶片中读取时间，将读取的时间传送给所述信号转换晶片；所述信号转换晶片连接到所述待验证系统，用于将所述可编程微处理器读取的时间转换成所述待验证系统能识别的数据，并传送给待验证系统；所述待验证系统还包括验证单元，所述验证单元包括参数设置模块、同步模块、取样模块及比对模块；所述参数设置模块用于设置即时时钟的验证参数，并将所述验证参数存储于所述数据库中；所述验证参数包括总验证时间、取样的间隔时间及容许的误差范围；所述同步模块用于在验证开始时，同步待验证即时时钟和即时时钟晶片的时间；所述取样模块用于每隔一段取样的间隔时间，取样待验证即时时钟和即时时钟晶片的时间；所述比对模块用于比对所述待验证即时时钟和即时时钟晶片的取样时间，计算出所述待验证即时时钟和即时时钟晶片的时间差，根据所述时间差在总验证时间内是否在容许的误差范围内判断所述待验证即时时钟是否合格。
2 如权利要求l所述的即时时钟精确度验证系统，其特征在于，所述 验证单元还包括输出模块，所述输出模块用于当所述时间差不在容许的误差范围内时输出验 证失败的讯息，以及当验证通过时输出验证通过的讯息。
3 如权利要求l所述的即时时钟精确度验证系统，其特征在于，所述 可编程微处理器通过多主串行总线跟所述即时时钟晶片和信号转换晶片相连。
4 如权利要求3所述的即时时钟精确度验证系统，其特征在于，所述信号转换晶片通过外部i/o串行信号总线跟所述待验证系统相连。
5 如权利要求4所述的即时时钟精确度验证系统，其特征在于，所述 信号转换晶片将可编程微处理器读取的时间转换成待验证系统能识别的数据是指将多主串行总线数据转换成外部i/o串行信号总线数据。
6 一种即时时钟精确度验证方法，其特征在于，该方法包括如下步骤设置即时时钟的验证参数，所述验证参数包括总验证时间、取样的间隔时间及容许的 误差范围；当验证开始时，信号转换晶片将可编程微处理器从即时时钟晶片中读取的时间转换成 与之相连的待验证系统能识别的数据，并传送给该待验证系统，所述待验证系统安装有待验 证即时时钟；所述待验证系统同步待验证即时时钟和即时时钟晶片的时间；每隔一段取样的间隔时间，待验证系统取样待验证即时时钟和即时时钟晶片的时间； 待验证系统比对所述待验证即时时钟和即时时钟晶片的取样时间，计算出所述待验证 即时时钟和即时时钟晶片的时间差，判断所述时间差是否在容许的误差范围内；若所述时间差在容许的误差范围内，则重复所述待验证系统取样待验证即时时钟和即 时时钟晶片的时间，计算所述待验证即时时钟和即时时钟晶片的时间差和判断所述时间差是 否在容许的误差范围内的步骤，直到到达总验证时间，则判断验证通过。
7 如权利要求6所述的即时时钟精确度验证方法，其特征在于，所述 方法还包括如果所述时间差不在容许的误差范围内，则待验证系统输出验证失败的讯息。
8 如权利要求6所述的即时时钟精确度验证方法，其特征在于，所述 可编程微处理器通过多主串行总线跟所述即时时钟晶片和信号转换晶片相连。
9 如权利要求8所述的即时时钟精确度验证方法，其特征在于，所述信号转换晶片通过外部i/o串行信号总线跟所述待验证系统相连。
10 如权利要求9所述的即时时钟精确度验证方法，其特征在于，所 述步骤信号转换晶片将可编程微处理器从即时时钟晶片中读取的时间转换成待验证系统能识 别的数据是指将多主串行总线数据转换成外部I/0串行信号总线敷据。
全文摘要
一种即时时钟精确度验证系统及方法，该方法包括如下步骤设置验证参数，所述验证参数包括总验证时间、取样的间隔时间及容许的误差范围；同步待验证即时时钟和即时时钟晶片的时间；每隔一段取样的间隔时间，取样待验证即时时钟和即时时钟晶片的时间；计算出所述待验证即时时钟和即时时钟晶片的时间差，判断所述时间差是否在容许的误差范围内；若所述时间差在容许的误差范围内，重复所述待验证系统取样待验证即时时钟和即时时钟晶片的时间，计算所述待验证即时时钟和即时时钟晶片的时间差和判断所述时间差是否在容许的误差范围，直到到达总验证时间，则判断验证通过。利用本发明可以自动对即时时钟进行精确度的验证，提高了验证效率。
文档编号G06F1/14GK101373390SQ20071020139
公开日2009年2月25日 申请日期2007年8月20日 优先权日2007年8月20日
发明者欧阳铭修, 陈维沅 申请人:鸿富锦精密工业(深圳)有限公司;鸿海精密工业股份有限公司