专利名称：控制相位同步的方法和装置以及实现相位同步的系统的制作方法
技术领域：
本发明涉及通信领域，具体涉及一种控制相位同步的方法和装置以及实 现相位同步的系统。
背景技术：
在通信系统中，例如基站，实现精确的时钟相位同步能保证基站稳定运 行。现有技术中的基站采用基于可编程逻辑器件的数字时钟系统，可编程逻
辑器件可以为现场可编程门阵列(FPGA， Field Programmable Gate Array)或 复杂可编程逻辑器件(CPLD, Complex Programmable Logic Device )。在数字 时钟系统外接参考源，如全球定位系统(GPS ， Global Position System)的情 况下，通过同步装置对内部时钟信号进行相位同步，可以保证在当前时刻内 部时钟信号和外部时钟信号相位同步。而在数字时钟系统在受到外界环境影 响的情况下，可能导致内部时钟信号的相位偏离外部时钟信号的相位。
现有技术提供了 一种解决方案，在数字时钟系统中增加了控制相位同步 的控制装置。控制装置判断内部时钟信号是否和外部时钟信号保持相位同步， 在相位不同步的情况下向同步装置下发相位同步命令，同步装置中的FPGA 将内部时钟信号相位同步到外部时钟信号。如图1所示，为现有l支术中一种 控制相位同步的方法流程图，主要包括以下步骤
步骤Al:获取内部时钟信号的相位信息和外部时钟信号的相位信息。 在数字时钟系统外接GPS时钟信号，FPGA执行首次相位同步操作之后， 控制装置获取数字时钟系统的内部时钟信号和外部时钟信号的相位信息。 步骤A2:判断内部时钟信号和外部时钟信号是否相位同步。 控制装置根据获取的内部时钟信号相位信息和外部时钟信号相位信息判 断是否相位同步。若判断内部时钟信号和外部时钟信号相位同步，则结束步 骤A2。控制装置还根据GPS时钟信息，控制时间走秒状态，在经过预置时间 后(预置时间一般为秒级)，执行步骤Al，继续对内部时钟信号进行控制； 若判断内部时钟信号和外部时钟信号相位不同步，则进入步骤A3。 步骤A3:下发相位同步命令。
4控制装置判断内部时钟信号和外部时钟信号相位不同步后，向同步装置 下发相位同步命令，通过向同步装置内的寄存器写入控制信息，该控制信息 包含相位同步命令。
同步装置中的FPGA开始执行相位同步命令，将内部时钟信号相位同步 到外部时钟信号。控制装置还4艮据GPS时钟信息，控制时间走秒状态，在经 过预置时间后(预置时间一般为秒级)，执行步骤Al,继续对内部时钟信号 进行控制，控制装置循环执行该方法，控制内部时钟信号保持相位同步的状 态。
发明人在实施现有技术的过程中发现，现有技术中对相位同步进行控制 的方法可以获取并调整FPGA内部时钟信号的相位信息，但是容易出现时钟 系统即使在当前时刻能保证相位同步，而在下一个脉冲周期时刻，内部时钟 信号相位相对外部时钟信号相位又发生偏差。如果采取每秒都进行相位同步 才乘作，又会带来内部时钟信号相位的不确定，导致同步不准确。
发明内容
为解决上述技术问题，本发明实施例提供一种控制相位同步的方法，该 方法实施例能够使内部时钟信号和外部时钟信号之间的相位同步不会在短时 间内发生偏差。
本发明实施例4是供的控制相位同步的方法包括
获取内部时钟信号的相位信息和外部时钟信号的相位信息；判断内部时 钟是否保持稳定，若保持稳定，则进一步判断内部时钟信号和外部时钟信号 是否相位同步，若相位不同步，则下发相位同步命令。
本发明实施例还提供一种控制相位同步的控制装置，包括 获取单元，用于获取内部时钟信号相位信息和外部时钟信号相位信息； 第一判断单元，用于判断内部时钟是否保持稳定；第二判断单元，用于当内 部时钟保持稳定时，判断内部时钟信号和所述外部时钟信号是否相位同步； 以及命令下发单元，用于当内部时钟信号和外部时钟信号不同步时，下发相 位同步命令。
本发明实施例还提供一种实现相位同步的系统，包括
控制装置，用于在内部时钟保持稳定且内部时钟信号和外部时钟信号的相位不同步时，下发相位同步命令；以及同步装置，用于根据接收到的相位
同步命令执行相位同步操作。
与现有技术中控制相位同步的方法相比，本发明实施例提供的控制相位 同步的方法在确定时钟系统保持稳定时，才进行内部时钟信号相位与外部时 钟信号的同步，可以最大程度地确保时钟信号相位同步的准确。
图l是现有技术中控制相位同步的方法流程图； 图2是本发明实施例控制相位同步的方法流程图； 图3是本发明实施例执行相位同步操作的方法流程图； 图4是本发明实施例控制相位同步的控制装置的结构示意图； 图5是本发明实施例实现相位同步的系统的结构示意图； 图6是本发明实施例应用在基站系统领域实现相位同步的方法流程图。
具体实施例方式
下面结合附图对本发明实施例提供的控制相位同步的方法和控制装置以 及实现相位同步的装置进行详细地说明。
参见图2,图2为本发明实施例控制相位同步的方法流程图。该方法主要 包括以下步骤
步骤B1:获取内部时钟信号相位信息和外部时钟信号相位信息。 控制相位同步的动作开始之后，获取数字时钟系统内部时钟信号相位信 息和外部时钟信号相位信息。在本实施例中，数字时钟系统内部时钟可以由
晶振提供，内部时钟信号同样由该晶振提供，外部时钟信号可以由GPS信号 提供，还可以由高精度的原子时钟提供。 步骤B2:判断内部时钟是否保持稳定。
在本发明方法实施例中，通过判断晶振的振荡频率与标称频率的偏差是 否小于预置的值来判断晶振时钟是否保持稳定。其中，标称频率是晶振的基 本参数，该参数可以预先在一控制装置中进行设置，再由该控制装置进行该 判断操作。若判断晶振的振荡频率偏离标称频率小于预定的值，则进入下一 步骤B3;若判断晶振的振荡频率偏离标称频率大于或等于预定值，则停止本 次相位同步操作，经过预置时间后从步骤B1开始执行，再次进行相位同步操作。
由于数字时钟系统通常采用如晶振等装置作为内部时钟。在外界环境影 响下，晶振等装置可能处于不稳定状态，如果在内部时钟不稳定时进行相位 同步，可能导致同步不准确，因此本发明实施例在确定内部时钟保持稳定之 后才进行同步操作。
步骤B3:判断内部时钟信号和外部时钟信号是否相位同步。 根据获取的内部时钟信号相位信息和外部GPS时钟信号相位信息，判断 内部时钟信号和外部时钟信号相位是否同步。若判断内部时钟信号和GPS时 钟信号相位不同步，则进入下一步骤B4;若判断内部时钟信号和GPS时钟信 号相位同步，则结束步骤B3，完成本次相位同步操作，经过预置时间后，执 行步骤B1,继续下一周期对内部时钟信号的相位同步进行控制。 步骤B4:下发相位同步命令。
在判断内部时钟信号和GPS时钟信号相位不同步后，向同步装置下发相 位同步命令。
在本发明方法实施例中，可以下发控制信息来下发相位同步命令。具体 地，可以通过向同步装置内部的寄存器写入控制信息，其中该控制信息包含 相位同步命令，同步装置根据相位同步命令执行相位同步操作，进行内部时 钟信号与外部时钟信号相位的同步。
在经过预置时间后，控制装置开始执行步骤B1，继续对内部时钟信号进 行控制。控制装置循环执行该方法，控制内部时钟信号和外部时钟信号保持 相位同步的状态。
与现有技术相比，本发明实施例中的控制相位同步的方法在确认数字时 钟系统内的时钟保持稳定之后，才开始判断内部时钟信号是否和外部时钟信 号保持相位同步，进而在相位不同步时下发相位同步命令。同步装置开始执 行相位同步命令，对内部时钟信号进行相位同步。本发明实施例能解决现有 技术在当前时刻完成相位同步，而在下一个脉冲周期相位发生偏差的问题， 可以保证内部时钟信号最大程度保持与外部时钟信号相位同步。
参见图3，图3是本发明实施例执行相位同步操作的方法流程图，主要包 括以下步骤步骤Cl:在第一个脉冲周期获取外部时钟信号的绝对相位。
同步装置在第一个脉冲周期获取GPS时钟信号的绝对相位。
步骤C2:获取一个脉冲周期的内部时钟信号。
同步装置通过寄存器获取一个脉冲周期的内部时钟信号。
步骤C3:在下一个脉沖周期到来时，调整逻辑单元内部计^t器的值。
在下一个脉冲时钟周期到来时，同步装置通过调整计数器的值，将内部
时钟信号的相位与GPS时钟信号的相位进行同步。
本发明实施例是在内部时钟保持稳定的情况下，将内部时钟信号与外部
时钟信号进行同步，可以最大程度地确保内部时钟信号的相位同步的准确。 参见图4，图4是本发明实施例控制相位同步的控制装置的结构示意图。
控制装置10主要由获取单元11、第一判断单元12、第二判断单元13和命令
下发单元14组成。
获取单元11，用来获取内部时钟信号相位信息以及外部时钟信号相位信
台
第一判断单元12,用来判断数字时钟系统的内部时钟是否保持稳定。
数字时钟系统的内部时钟可以由晶振4是供，外部时钟信号可以由GPS信 号提供，还可以由高精度的原子时钟提供。
在本发明控制装置的实施例中，第一判断单元12通过判断晶振的振荡频 率与标称频率的偏差是否小于预定值来判断晶振时钟的稳定情况，若判断晶 振的振荡频率与标称频率的偏差小于预定值，则判断内部时钟保持稳定，反 之则判断内部时钟不稳定。
第二判断单元13,用来当所述内部时钟保持稳定时，判断内部时钟信号 和外部时钟信号是否相位同步。第二判断单元13才艮据获取单元11获取的内 部时钟信号相位信息和外部时钟信号相位信息判断内部时钟信号和外部时钟 信号是否相位同步。
命令下发单元14,用来下发相位同步命令。当第一判断单元12判断该数 字时钟系统的内部时钟保持稳定，第二判断单元13判断内部时钟信号和外部 时钟信号不同步时，该命令下发单元14下发相位同步命令。
在本发明控制装置的实施例中，命令下发单元14通过向同步装置内的寄
8存器写入控制信息的方式下发相位同步命令，其中该控制信息包含相位同步 命令。
与现有技术中的控制装置相比，本发明实施例中的控制装置IO增加了第 一判断单元12，控制装置10在第一判断单元12判断系统内部时钟稳定的情 况下，第二判断单元13才开始判断内部时钟信号和外部时钟信号是否相位同 步，进而在不同步的时候命令下发单元14下发相位同步命令。同步装置接收 到相位同步命令后，执行相位同步操作，可以保证内部时钟信号在短时间内 保持与外部时钟信号相位同步，可以保证同步的准确性。
参见图5,图5是本发明实施例实现相位同步的系统的结构示意图。该系 统主要由控制装置IO和同步装置20组成。
控制装置10用于在内部时钟保持稳定且内部时钟信号和外部时钟信号之 间的相位不同步时，下发相位同步命令。
其中，结合图4及对应实施例，控制装置IO主要由获取单元11、第一判 断单元12、第二判断单元13和命令下发单元14组成。
同步装置20用于在接收到相位同步命令后，执行相位同步操作。其中同 步装置20中包括4^收单元21和逻辑单元22。
在本实施例中，接收单元21由具有接收功能的硬件构成，接收外部GPS 时钟信号。逻辑单元22用于保存内部时钟信号和外部时钟信号以及将内部时 钟信号相位同步到外部时钟信号。在本实施例中，逻辑单元22可以为FPGA 或CPLD, FPGA或CPLD中包括寄存器、计数器等其它逻辑器件。
与现有技术相比，本发明实施例中的实现相位同步的系统中的控制装置 10在确保系统内部晶振时钟稳定的情况下，才开始判断内部时钟信号和GPS 时钟信号是否相位同步。控制装置IO对内部时钟信号相位同步的状态进行控 制，在需要进行相位同步操作时向同步装置20下发相位同步命令，同步装置 中20的逻辑单元22开始执行相位同步操作，控制装置10和同步装置20协 调工作可以保证内部时钟信号在短时间内保持与外部时钟信号相位同步的状 态，在出现不可控异常时能够做到较快的响应和及时的恢复，能使数字时钟 系统稳定工作。
为更好的理解本发明实现相位同步的系统实施例，下面给出 一个采用上
9述实施例的 一个具体应用场景。
参见图6，图6是本发明实施例应用在基站系统领域实现相位同步的方法 流程图，该方法主要包括以下步骤，
步骤D1:接收GPS时钟信号。
接收单元21接收GPS信号，并将稳定的GPS时钟信号送入FPGA。 步骤D2:将内部时钟信号相位信息和GPS时钟信号相位信息存入寄存器。
FPGA将内部时钟信号相位信息和外部时钟信号相位信息存入寄存器。 步骤D3:获取内部时钟信号相位信息和GPS时钟信号相位信息。 控制装置10中的获取单元11从寄存器中获取内部时钟信号相位信息以 及GPS时钟信号相位信息。
步骤D4:判断内部时钟是否保持稳定。
控制装置10中的第一判断单元12通过判断晶振的振荡频率与标称频率 的偏差是否小于预定值来判断内部晶振时钟的稳定情况。若判断晶振的振荡 频率与标称频率的偏差小于预定值，则进入下一步骤D5;若判断判断晶振的
振荡频率与标称频率的偏差大于或等于预定值，则停止本次相位同步操作， 控制装置10经过预置时间后再从步骤D3开始执行，再次进行相位同步操作。 步骤D5:判断内部时钟信号和外部时钟信号是否相位同步。 控制装置10中的第二判断单元13根据获取单元11获取的内部时钟信号 相位信息和GPS时钟信号相位信息判断内部时钟信号和GPS时钟信号是否相 位同步。若控制装置IO判断内部时钟信号和GPS时钟信号相位不同步，则进 入下一步骤D6;若控制装置10判断内部时钟信号和GPS时钟信号相位同步， 则结束步骤D5，完成本次相位同步操:作，控制装置IO在经过预置时间后， 执行步骤D3，继续对内部时钟信号相位同步的状态进行控制。 步骤D6:下发相位同步命令。
控制装置10中的命令下发单元14通过向FPGA内部的寄存器写入控制 信息的方式下发相位同步命令。 步骤D7:执行相位同步命令。
FPGA执行相位同步命令，将内部时钟信号相位同步到GPS时钟信号。在经过预置时间后，控制装置10开始执行步骤D3，继续对内部时钟信号进 行控制。控制装置IO循环执行该方法，以保持基站系统内部时钟信号与GPS 时钟信号相位同步的状态。
与现有技术相比，本基站系统中实现相位同步的装置可以更好的保持内 部时钟信号相位同步的状态，不会在短时间内发生偏差，还提供了一种新的 数字时钟系统的设计方式，另外在基站系统出现不可控异常时能够做到较快 的响应和及时的恢复，保证系统稳定运行。
另外，通过控制装置10和同步装置20协调工作，结合各自的优点，可 以提高时钟控制的效率，节约FPGA资源，降低成本。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到本发 明可以通过硬件实现，也可以可借助软件和必要的通用硬件平台的方式来实 现，基于这样的理解，本发明的技术方案可以以软件产品的形式体现出来， 该软件产品可以存储在一个非易失性存储介质(可以是CD-ROM、 U盘、移 动硬盘等)中，包括若干指令用以使得一台计算机设备(可以是个人计算机、 服务器或者网络设备等)执行本发明各个实施例所述的方法。
以上对本发明所提供的控制相位同步的方法和控制装置以及实现相位同 步的系统进行了详细介绍。对于本领域的一般技术人员，依据本发明实施例 的思想，在具体实施方式
及应用范围上均会有改变之处，综上所述，本说明 书内容不应理解为对本发明的限制。
权利要求
1、一种控制相位同步的方法，其特征在于，包括获取内部时钟信号的相位信息和外部时钟信号的相位信息；判断内部时钟是否保持稳定，若保持稳定，则进一步判断内部时钟信号和外部时钟信号是否相位同步，若相位不同步，则下发相位同步命令。
2、 根据权利要求1所述的控制相位同步的方法，其特征在于，所述判断内部时钟是否保持稳定的步骤具体为判断内部时钟振荡频率 与标称频率的偏差是否小于预定值。
3、 根据权利要求1或2所述的控制相位同步的方法，其特征在于， 所述内部时钟信号由晶振^是供，所述外部时钟信号由全球定位系统^是供。
4、 一种控制相位同步的控制装置，其特征在于，包括获取单元，用于获取内部时钟信号相位信息和外部时钟信号相位信息；第一判断单元，用于判断内部时钟是否保持稳定；第二判断单元，用于当所述内部时钟保持稳定时，判断所述内部时钟信 号和所述外部时钟信号是否相位同步；命令下发单元，用于当所述内部时钟信号和所述外部时钟信号不同步时， 下发相位同步命令。
5、 一种实现相位同步的系统，其特征在于，包括控制装置，用于在内部时钟保持稳定且内部时钟信号和外部时钟信号的 相位不同步时，下发相位同步命令；同步装置，用于根据接收到的相位同步命令执行相位同步操作。
6、 根据权利要求5所述的实现相位同步的系统，其特征在于，所述控制 装置包括获取单元，用于获取内部时钟信号的相位信息和外部时钟信号的相位信息；第 一判断单元，用于判断内部时钟是否保持稳定；第二判断单元，用于当所述内部时钟保持稳定时，判断所述内部时钟信号和所述外部时钟信号是否相位同步；命令下发单元，用于当所述内部时钟信号和所述外部时钟信号相位不同 步时，下发相位同步命令。
7、 根据权利要求5或6所述的实现相位同步的系统，其特征在于，所述 同步装置包括接收单元，用于接收外部时钟信号；逻辑单元，用于保存内部时钟信号和所述外部时钟信号以及将所述内部 时钟信号相位同步到所述外部时钟信号。
8、 根据权利要求7所述的实现相位同步的系统，其特征在于， 所述逻辑单元为现场可编程门阵列或复杂可编程逻辑器件。
全文摘要
本发明实施例公开了一种控制相位同步的方法和控制装置以及实现相位同步的系统，控制相位同步的方法包括获取内部时钟信号的相位信息和外部时钟信号的相位信息；判断内部时钟是否保持稳定，若保持稳定，则进一步判断内部时钟信号和外部时钟信号是否相位同步，若相位不同步，则下发相位同步命令。本发明实施例控制相位同步的方法可以使内部时钟信号和外部时钟信号的相位同步不会在短时间内发生偏差。
文档编号H03L7/00GK101499798SQ20091000539
公开日2009年8月5日 申请日期2009年2月24日 优先权日2009年2月24日
发明者叶 陆 申请人:华为技术有限公司