专利名称：电压选择电路、电压提供电路、及信号延迟系统的制作方法
技术领域：
本发明涉及电压选择电路、以及使用此电压选择电路的电压提供电路，特别是涉
及使用上述电压选择电路以及电压提供电路的信号延迟系统。
背景技术：
在存储器控制系统中，通常会使用一延迟锁相回路(Delay Locked Loop, DLL)电路来提供所须时钟信号。存储器可操作在正常模式、自我更新模式(self refresh mode)或是省电模式(power down mode)下。正常模式指存储器正常的被存取，而延迟锁相回路电路也正常运作，其延迟一输入信号(通常为时钟信号)以产生一延迟信号。自我更新模式指存储器不借助外部电路而执行自我更新的操作。而省电模式指存储器进入待机状态不进行存取操作。 在存储器的正常模式下，延迟锁相回路电路会被提供一延迟锁相回路电压(VD^也可视为一控制电压)以控制延迟锁相回路电路的延迟时间。而在存储器的自我更新模式或是省电模式下，会停止供应延迟锁相回路电压给延迟锁相回路电路而提供一待机电压给延迟锁相回路电路。然而，这样的机制存在着一些问题。图l是已知技术中，提供给延迟锁相回路电路的控制电压和待机电压的关系图。如图l所示，控制电压通常会比待机电压来得高，因此在停止提供控制电压而改提供待机电压给延迟锁相回路电路后，若要再回到正常模式，则需要一特定时间td来拉升电压，因此会造成时间上的延迟而对电路系统造成不好的影响。
发明内容
因此，本发明的目的之一为提供一种调整机制，以克服已知技术中控制电压和待机电压造成的时间延迟问题。 本发明的一实施例提供了一种电压提供电路，包含一第一电压提供电路，用以产生一第一电压；一开关元件，用以接收该第一电压；一控制电路，用以控制该开关元件以及该第二电压提供电路，其中该控制电路在一第一模式下使该开关元件关闭以使该目标装置接收该第二电压，而在一第二模式下导通开关元件并使该第二电压提供电路停止提供该第二电压，以提供该第一电压给该目标装置；以及一调整电路，耦接至该第一电压提供电路以及该第二电压提供电路，用以根据该第一 电压以及该第二电压提供一参考电压给该第一 电压提供电路以改变该第一 电压，使得该第一 电压和该第二电压实质上相等。
本发明的另一实施例提供了一种信号延迟系统，包含一延迟锁相回路电路，用以延迟一输入信号以产生一延迟信号；以及一电压提供电路，用以在该延迟锁相回路电路工作于一第一模式时提供一控制电压给该延迟锁相回路电路以决定该延迟锁相回路电路的延迟时间，并在该延迟锁相回路电路工作于一第二模式时，提供一待机电压给该延迟锁相回路电路，其中该电压提供电路还调整该待机电压使该待机电压与该控制电压相等。
本发明的另一实施例提供了一种电压选择电路，包含一比较器，用以比较一第一
4电压以及一第二电压以产生一比较结果；一计数器，耦接至该比较器，用以根据该比较结果产生一计数信号；以及一复用器，耦接至该计数器，用以接收多个候选电压并根据该计数信号选择这些候选电压其中之一作为一输出电压。 根据上述的实施例，可补偿已知技术中所出现的因为控制电压和待机电压不同，而造成的时间延迟问题。
图1是已知技术中，提供给延迟锁相回路电路的控制电压和待机电压的关系图。 图2是根据本发明的一实施例的信号延迟系统。 图3是图2所示的调整电路的一较佳实施例。 附图符号说明 200信号延迟系统 201延迟锁相回路电路 203电压提供电路 205待机电压提供电路 207开关元件 209控制电路 211控制电压提供电路 213调整电路 301比较器 303计数器 305复用器 307参考电压产生模块
具体实施例方式
在本申请文本中使用某些词汇来指称特定的元件，本领域技术人员应可理解；硬件制造商可能会用不同的名词来称呼同一个元件。本申请文本并不以名称的差异作为区分元件的方式，而是以元件在功能上的差异作为区分的准则。在本申请文本当中所提及的"包含"为一开放式的用语，故应解释成"包含但不限定于"。此外，"耦接"一词在此包含任何直接及间接的电气连接手段。因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可直接电气连接于该第二装置，或通过其它装置或连接手段间接地电气连接至该第二装置。 图2是根据本发明的一实施例的信号延迟系统200。如图2所示，信号延迟系统200包含一延迟锁相回路电路201以及一电压提供电路203。延迟锁相回路电路201用以延迟一输入信号Sin以产生一延迟信号S。ut。电压提供电路203用以在延迟锁相回路电路201工作于一第一模式时提供一控制电压V亂给延迟锁相回路电路201以决定延迟锁相回路电路201的延迟时间，并在延迟锁相回路电路201工作于一第二模式时，提供一待机电压Vsb给延迟锁相回路电路201。其中电压提供电路203还调整待机电压Vsb使待机电压Vsb与控制电压V^相等，这此，便不会有现有技术中所论述的问题。当图2所示的架构使用在一
5存储器(例如DRAM)时，亦即延迟信号S。ut提供给一存储器时。第一模式指存储器工作在
一正常模式下，而第二模式指存储器进入自我更新模式或是省电模式。 在一实施例中，电压提供电路203可包含一待机电压提供电路205、一开关元件
207(此例中为PMOS)、一控制电路209、一控制电压提供电路211、以及一调整电路213。待
机电压提供电路205用以产生待机电压Vsb。开关元件207接收待机电压Vsb。控制电路209
用以控制开关元件207以及控制电压提供电路211。控制电压提供电路211用以提供控制
电压V。 控制电路209在第一模式时使控制电压提供电路211提供控制电压Vm，并使开关元件207不导通。而当延迟锁相回路电路201进入第二模式时，控制电路209使控制电压提供电路211不提供控制电压V至延迟锁相回路电路201，并导通开关元件207以提供待机电压Vsb至延迟锁相回路电路201。调整电路213用以根据待机电压V^以及控制电压提供一参考电压VMf给待机电压提供电路205以改变待机电压Vsb，使得待机电压Vsb和控制电压V实质上相等。须注意的是，电压提供电路203不限定于提供电压给延迟锁相回路电路201，其也可提供电压给其它电子装置。在此状况下，电压提供电路203的操作可如下所述在目标装置工作于一第一模式时提供一第一电压给目标装置，并在目标装置工作于一第二模式时，提供一第二电压给目标装置，并调整第一和第二电压使两者相等。
图3是图2所示的调整电路213的一较佳实施例，须注意的是，图3所示的结构仅用以举例，并非用以限定本发明。如图3所示，调整电路213包含一比较器301、一计数器303、以及一复用器305。比较器301用以比较待机电压Vsb以及控制电压V亂以产生一比较结果。计数器303用以根据比较结果产生一计数信号CVS。复用器305用以接收多个候
选电压Vrrfl-VMfn并根据计数信号CVS选择候选电压Vrrfl_Vrefn其中之一作为参考电压Vref。
在一实施例中，当控制电压V大于待机电压Vf计数器303会计数一次，例如从4位信号1000变成1001，因此所选择的参考电压V^也会有所不同。在一实施例中，当控制电压V^大于待机电压Vsb，会选择一较大的VMf，反之则选择较小的VMf，但并非用以限定本发明。须注意的是，图3所示的电路可运用在图2所示的架构以外的其它架构。在此情况下，比较器301比较一第一电压以及一第二电压以产生一比较结果。计数器303用以根据比较结果产生一计数信号CVS。而复用器305用以接收多个候选电压Vrefl_Vrrfn并根据计数信号CVS选择候选电压Vrefl-Vrefn其中之一作为参考电压VMf。而且，图3所示的调整电路213，也可视为一电压选择电路。 根据上述的实施例，可补偿已知技术中所出现的因为控制电压和待机电压不同，而造成的时间延迟问题。 以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。
权利要求
一种电压提供电路，包含一第一电压提供电路，用以产生一第一电压；一开关元件，用以接收该第一电压；一第二电压提供电路，用以提供一第二电压；一控制电路，用以控制该开关元件以及该第二电压提供电路，其中该控制电路在一第一模式下使该开关元件关闭以使该目标装置接收该第二电压，而在一第二模式下导通开关元件并使该第二电压提供电路停止提供该第二电压，以提供该第一电压给该目标装置；以及一调整电路，耦接至该第一电压提供电路以及该第二电压提供电路，用以根据该第一电压以及该第二电压提供一参考电压给该第一电压提供电路以改变该第一电压，使得该第一电压和该第二电压实质上相等。
2. 如权利要求1所述的电压提供电路，其特征在于该目标装置为一锁相回路电路，而该第二电压用以控制该延迟锁相回路电路的延迟时间。
3. 如权利要求2所述的电压提供电路，其特征在于该锁相回路电路使用于一存储器，且该第一模式对应于该存储器在一正常运作模式下，而该第二模式对应于该存储器在一省电模式下或一 自我更新模式下。
4. 如权利要求1所述的电压提供电路，其特征在于该调整电路在该第一电压大于该第二电压时，提供一较大的该参考电压。
5. 如权利要求4所述的电压提供电路，其特征在于该调整电路在该第一电压小于该第二电压时，提供一较小的该参考电压。
6. 如权利要求1所述的电压提供电路，其特征在于该调整电路包含一比较器，用以比较该第一电压以及该第二电压以产生一比较结果；一计数器，耦接至该比较器，用以根据该比较结果产生一计数信号；以及一复用器，耦接至该计数器，用以接收多个候选电压并根据该计数信号选择这些候选电压其中之一作为该参考电压。
7. —种信号延迟系统，包含一延迟锁相回路电路，用以延迟一输入信号以产生一延迟信号；以及一电压提供电路，用以在该延迟锁相回路电路工作于一第一模式时提供一控制电压给该延迟锁相回路电路以决定该延迟锁相回路电路的延迟时间，并在该延迟锁相回路电路工作于一第二模式时，提供一待机电压给该延迟锁相回路电路，其中该电压提供电路还调整该待机电压使该待机电压与该控制电压相等。
8. 如权利要求7所述的信号延迟系统，使用于一存储器，且该第一模式对应于该存储器在一正常运作模式下，而该第二模式对应于该存储器在一省电模式下或一 自我更新模式下。
9. 如权利要求7所述的信号延迟系统，其特征在于该电压提供电路包含一待机电压提供电路，用以产生该待机电压；一开关元件，接收该待机电压；一控制电路，用以控制该开关元件；一控制电压提供电路，用以提供该控制电压至该延迟锁相回路电路，其中该控制电路在该延迟锁相回路电路进入该第二模式时，控制该控制电压提供电路不提供该控制电压至 该延迟锁相回路电路，并导通该开关元件以提供该待机电压至该延迟锁相回路电路；以及一调整电路，耦接至该待机电压提供电路以及该控制电压提供电路，用以根据该待机 电压以及该控制电压提供一参考电压给该待机电压提供电路以改变该待机电压，使得该待 机电压和该控制电压实质上相等。
10. 如权利要求9所述的信号延迟系统，其特征在于该调整电路在该待机电压大于该 控制电压时，提供一较大的该参考电压。
11. 如权利要求10所述的信号延迟系统，其特征在于该调整电路在该待机电压小于该 控制电压时，提供一较小的该参考电压。
12. 如权利要求9所述的信号延迟系统，其中该调整电路包含一比较器，用以比较该待机电压以及该控制电压以产生一 比较结果； 一计数器，耦接至该比较器，用以根据该比较结果产生一计数信号；以及 一复用器，耦接至该计数器，用以接收多个候选电压并根据该计数信号选择这些候选 电压其中之一作为该参考电压。
13. —种电压选择电路，包含一比较器，用以比较一第一电压以及一第二电压以产生一比较结果； 一计数器，耦接至该比较器，用以根据该比较结果产生一计数信号；以及 一复用器，耦接至该计数器，用以接收多个候选电压并根据该计数信号选择这些候选 电压其中之一作为一输出电压。
全文摘要
本发明关于电压选择电路、电压提供电路、及信号延迟系统。其中该电压提供电路，包含一第一电压提供电路，产生一第一电压；一开关元件，接收第一电压；一第二电压提供电路，用以提供一第二电压；一控制电路，用以控制开关元件以及第二电压提供电路，其中控制电路在一第一模式下使开关元件不导通以使目标装置接收第二电压，而在一第二模式下导通开关元件并使第二电压提供电路停止提供第二电压，以提供第一电压给目标装置；以及一调整电路，用以根据第一电压以及第二电压提供一参考电压给第一电压提供电路以改变该第一电压，使得第一电压和第二电压实质上相等。
文档编号H03L7/08GK101783161SQ200910005059
公开日2010年7月21日 申请日期2009年1月21日 优先权日2009年1月21日
发明者陈至仁 申请人:南亚科技股份有限公司