专利名称：不同规格内存插槽的计算机系统的制作方法
技术领域：
本申请涉及一种支持不同规格内存插槽的计算机系统，尤其涉及一种
DDR2内存模块可使用于DDR3内存插槽，或DDR3内存模块可使用于DDR2 内存插槽的计算机系统。
背景技术：
请参照图l，其所示为一计算机系统示意图。计算机系统10主要包含
一中央处理器(CPU)102、 一北桥芯片(NorthBridge)104、与一南桥芯片(South Bridge)106。北桥芯片104主要负责中央处理器102、 一内存(RAM)108、 一 AGP总线(Advanced Graphics Port)l 10等高速元件的各项工作与协调；南桥 芯片106主要负责一 IDE(Integrated Device Electronics)装置112与一 USB(Universal Serial Bus)装置114等系统中较慢的部分，其作用是要让所有 数据都能有效的传递。
内存108是中央处理器102直接存放数据的主要元件。在中央处理器102 快速运作的过程中，需要随时存取内存108作为暂时存放程序、指令或数据 的地方。为了方便使用，现今内存108都己模块化(Modulize)。
请参照图2，其所示为一内存模块(RAM Module)示意图。内存模块20 主要包含 一组内存晶粒(DIP)202、 一电路子板204、与一组引脚206，其中 多个内存晶粒202焊在电路子板204上。内存模块20的内存容量即是多个 内存晶粒202容量的总合。举例来说，若内存模块20包含八颗128MB的内 存晶粒202，则内存模块20的内存容量即为128MBx8=lGB。
内存模块主要安装在计算机系统的主机板的内存插槽(RAM Slot)上。通 常主机板上有二到四条内存插槽，如果主机板上同时插上二条256MB内存 模块，则此计算机系统即有256MBx2二512MB的内存容量；如果主机板上同 时插上四条256MB内存模块，则此计算机系统即有256MBx4=lGB的内存
主机板上常见的内存插槽规格，从早期的单数据传输模式(Single Data Rate,以下简称SDR)，演进至目前的双数据传输模式(Double Data Rate,以 下简称DDR)。 SDR内存是指在一个内存时钟周期(Clock)中，在一个方波上 升沿时进行一次操作(读或写)，而DDR内存则引用了一种新的设计，其在一 个内存时钟周期中，在方波上升沿时进行一次操作，在方波的下降沿时也做 一次操作，因此在一个时钟周期中，DDR内存则可以完成SDR内存两个周 期才能完成的任务。
DDR规格的内存本身也不断演进，从早期的第一代DDR内存(以下简称 DDRl内存)，到目前为主流的第二代DDR内存(以下简称DDR2内存)，乃 至到目前最新的第三代DDR内存(以下简称DDR3内存)。DDR3内存是DDR2 内存的换代产品。DDR3内存的工作频率较DDR2内存高，然而DDR3内存 工作电压为1.5V(伏特)，却低于DDR2内存的工作电压1.8V(伏特)。因此， DDR3内存具有速度更快但却更节能的特性。
由于DDR内存不兼容，因此，当使用者欲将内存由DDR2升级至DDR3， 主机板及其上的内存插槽也必须同歩的升级。也就是说，若主机板仅支持 DDR2，主机板上仅配置有DDR2内存插槽，则使用者仅能使用DDR2内存 模块，而不能将DDR3内存模块插入DDR2内存插槽内。反之，若主机板仅 支持DDR3，主机板上仅配置有DDR3内存插槽，则使用者仅能使用DDR3 内存模块，而不能将DDR2内存模块插入DDR3内存插槽内。
由于现今的:1匕桥芯片内的内存控制器都可同时支持DDR2和DDR3内存 模块，让使用者可自由选择使用DDR2或DDR3内存模块，目前部分主机板 厂家推出可同时支持DDR2和DDR3内存模块的DDR2/DDR3 二合一主机板 (以下简称DDR-Combo主机板)。请参照图3，其所示为一可支持DDR2和 DDR3内存模块的DDR-Combo主机板示意图。DDR-Combo主机板30主要 包含 一北桥芯片302、 一第一DDR2内存插槽304-1、 一第二 DDR2内存 插槽304-2、 一第一DDR3内存插槽306-1、 一第二 DDR3内存插槽306-2。 再者，北桥芯片302还包含一内存控制器308。如图3所示，该DDR-Combo 主机板30支持二组的DDR2内存插槽和二组的DDR3内存插槽。当使用者 使用DDR2内存模块时，可将一条或二条DDR2内存模块插入DDR2内存插 槽。当使用者使用DDR3内存模块时，可将一条或二条DDR3内存模块插入
DDR3内存插槽。
然而，主机板并不容许DDR2和DDR3内存模块同时使用于计算机系统 同一主机板。 一旦使用者选择使用DDR2内存模块，而将DDR2内存模块插 入DDR2内存插槽时，DDR3内存插槽将会闲置而造成浪费。同样的， 一旦 使用者选择使用DDR3内存模块，而将DDR3内存模块插入DDR3内存插槽 时，也会造成DDR2内存插槽闲置而造成浪费。
发明内容
有鉴于此，本发明的目的在于提供一种不同规格内存插槽的计算机系 统，以改善现有技术的缺陷。
一种不同规格内存插槽的计算机系统，包含 一第一内存模块，属于一 第一规格； 一第二内存模块，属于该第一规格，该第一规格具有一第一组共
享信号与一第一组专属信号； 一第一内存插槽，属于该第一规格，该第一内
存插槽具有一第一组共享接脚， 一第一组专属接脚，与一第一组空接接脚； 一第二内存插槽，属于一第二规格，该第二内存插槽具一第二组共享接脚， 一第二组专属接脚，与一第二组空接接脚；以及一内存控制器，连接至该第 一内存插槽与该第二内存插槽，具有一第一组共享引脚， 一第一组专属引脚，
与一第二组专属引脚；其中，当该第二内存模块与该第二内存插槽连接时， 该第二内存模块输出的该第一组共享信号经由该第二内存插槽的该第二组 共享接脚，传送至该内存控制器的该第一组共享引脚，该第二内存模块输出 的该第一组专属信号经由该第二内存插槽的该第二组空接接脚，传送至该内 存控制器的该第二组专属引脚。
本申请提出一种不同规格内存插槽的计算机系统，可同时支持不同规格 的内存模块，即第一规格内存模块可使用于主机板上的第二规格的内存插 槽，再与第一规格内存模块插于第一规格的内存插槽结合，因此可大幅提高 具有不同规格内存插槽的计算机系统的内存功效。
通过下列图式及说明对本申请进行详细说明，使得读者可以更深入的了 解本发明
图1所示为一计算机系统示意图2所示为一内存模块示意图3所示为可支持DDR2和DDR3内存模块的DDR-Combo主机板示意
图4A所示为DDR2信号安排示意图； 图4B所示为DDR3信号安排示意图； 图5A所示为另一 DDR2信号安排示意图； 图5B所示为另一 DDR3信号安排示意图6A所示为根据DDR2内存的信号分类所示的已知北桥芯片与DDR2
内存间信号传递示意图6B所示为根据DDR3内存的信号分类所示的已知北桥芯片与DDR3
内存间信号传递示意图；以及
图7所示为本发明的北桥芯片、DDR2和DDR3内存模块、与DDR2和 DDR3内存插槽间的信号传递示意图。
具体实施例方式
本申请为一种不同规格内存插槽的计算机系统，例如可同时支持DDR2 与DDR3内存模i央，而应用于具有不同规格内存插槽的主机板上，且DDR2 内存模块可使用于主机板上的DDR3内存插槽，或DDR3内存模块可使用于 主机板上的DDR2内存插槽。
虽然DDR2与DDR3属不同的内存规格，然而大部分信号安排(也可视 为内存模块中的引脚，或是内存插槽中的接脚的安排)却是一致的。也就是在 DDR2的规格与DDR3的规格中，约90%以上的信号安排是相通的。
请参照图4A与图4B，其所示分别为DDR2与DDR3信号安排示意图。 如图4A与图4B所示，DDR2与DDR3规格都有240根信号，其中包含DDR 信号、接地信号、与空接信号(N/A或Dummy),空接信号也就是DDR2与 DDR3规格中所预留部分。
为方便指出DDR2与DDR3信号安排的共通与差异部分，请参照图5A 与图5B，其所示分别为DDR2与DDR3另一信号安排示意图。在图5A中， DDR2的240信号可分为第一种DDR2自身规格的专属信号，也就是与 DDR3规格相异的信号(以下简称DDR2信号)，如D2—Ma—Clk#5 、 D2—Ma—Clk5、 D2—Wea#、 D2—Maa0、 D2—Ma—Clk#4、 D2—Ma—Clk4等信号， 第二种与DDR3具共享信号包括具有共通性(相同)的DDR信号与接地信 号，以及第三种空接信号。在图5B中，DDR3的240根信号可分为第 一种DDR3自身规格的专属信号，也就是与DDR2规格相异的信号(以下简 称DDR3信号)，如+Vttddr、 D3—Wea#、 D3—MaaO、 D3一Reset存等信号，第二 种与DDR2具共享信号包括具有共通性(相同)的DDR信号与接地信号， 以及第三种空接信号。由图5A与图5B可知，在DDR2与DDR3的规格 中，大部分信号是具共通性的。
再者，为方便说明本发明，可将DDR2内存所送出的信号分为三类第 一类为DDR2与DDR3具共通性的信号DDR信号以及接地信号，可定义为 DDR2/DDR3共享(用)信号；第二类为DDR2所独有的信号，可定义为DDR2 专属信号；第三类为空接信号。
根据此三类信号可画出北桥芯片与DDR2内存间信号传递示意图。请参 照图6A，其为根据DDR2内存的信号分类所示的北桥芯片与DDR2内存间 信号传递示意图。此系统主要包含 一北桥芯片60， 一DDR2内存插槽62， 与一DDR2内存模块64。再者，北桥芯片60还包含一内存控制器602，且 内存控制器602还包含 一组DDR2/DDR3共享信号引脚604、 一组DDR2 专属信号引脚606、与一组DDR3专属信号引脚608。再者，DDR2内存插 槽62还包含 一组DDR2/DDR3共享信号接脚622、 一组DDR2专属信号接 脚624、与一组空接接脚626。再者，DDR2内存模块64还包含 一组DDR2 内存晶粒642、一 DDR2电路子板644、一组DDR2/DDR3共享信号引脚646、 一组DDR2专属信号引脚648、与一组空接引脚650。
DDR2内存晶粒642所送出的DDR2/DDR3共享信号(D1)可经由DDR2 电路子板644的布线传送至DDR2/DDR3共享信号引脚646;随后， DDR2/DDR3共享信号(D1)再被传送至DDR2/DDR3共享信号接脚622;随后， DDR2/DDR3共享信号(D1)再经由主机板的布线传送至内存控制器602的 DDR2/DDR3共享信号引脚604。再者，DDR2内存晶粒642所送出的DDR2 专属信号(D2)可经由DDR2电路子板644的布线传送至DDR2专属信号引脚 648;随后，DDR2专属信号(D2)再被传送至DDR2专属信号接脚624;随后，
DDR2专属信号(D2)再经由主机板的布线传送至内存控制器602的DDR2专 属信号引脚606。再者，空接引脚650相接于空接接脚626。
同样的，DDR3内存所送出的信号也可分为三类第一类为DDR3与 DDR2具共通性的信号DDR信号以及接地信号，也就是为DDR2/DDR3共 享信号；第二类为DDR3所独有的信号，可定义为DDR3专属信号；第三类 为空接信号。
同样的，根据此三类信号可画出北桥芯片与DDR3内存间信号传递示意 图。请参照图6B，其为根据DDR3内存的信号分类所示的北桥芯片与DDR3 内存间信号传递示意图。此系统主要包含北桥芯片60， 一DDR3内存插槽 66，与一 DDR3内存模块68。再者，DDR3内存插槽66还包含 一组 DDR2/DDR3共享信号接脚662、 一组DDR3专属信号接脚664、与一组空接 接脚666。再者，DDR3内存模块68还包含 一组DDR3内存晶粒682、 一 DDR3电路子板684、 一组DDR2/DDR3共享信号引脚686、 一组DDR3专 属信号引脚688、与一组空接引脚690。
同样的，DDR3内存晶粒682所送出的DDR2/DDR3共享信号(D1)可经 由DDR3电路子板684的布线传送至DDR2/DDR3共享信号引脚686;随后， DDR2/DDR3共享信号(D1)再被传送至DDR2/DDR3共享信号接脚662;随后， DDR2/DDR3共享信号(D1)再经由主机板的布线传送至内存控制器602的 DDR2/DDR3共享信号引脚604。再者，DDR3内存晶粒682所送出的DDR3 专属信号(D3)可经由DDR3电路子板684的布线传送至DDR3专属信号引脚 688;随后，DDR3专属信号(D3)再被传送至DDR3专属信号接脚664;随后， DDR3专属信号(D3)再经由主机板的布线传送至内存控制器602的DDR3专 属信号引脚608。再者，空接引脚690相接于空接接脚666。
请再参照图5A与图5B可知，在DDR2与DDR3的信号安排中，大部 分的信号是共通性(DDR2/DDR3共享信号)，仅有少数信号是差异的(DDR2 专属信号与DDR3专属信号)，且DDR2专属信号与DDR3专属信号的数量 都少于DDR2与DDR3内存插槽的空接接脚。因此，本发明即是通过DDR3 内存模块上电路子板重新布线，可将DDR3内存所送出的DDR3独有的信号 (DDR3专属信号)传送至DDR3内存模块的空接引脚，并再传送至DDR2内 存插槽的空接接脚，最终，再通过主机板的重新布线，将DDR2内存插槽的
空接接脚上的DDR3专属信号传送至内存控制器的DDR3专属信号引脚，即 可实现DDR3内存模块可使用于DDR2内存插槽的主机板。同理，通过DDR2 内存模块上电路子板重新布线，可将DDR2内存所送出的DDR2独有的信号 (DDR2专属信号)传送至DDR2内存模块的空接引脚，并再传送至DDR3内 存插槽的空接接脚，最终，再通过主机板的重新布线，将DDR3内存插槽的 空接接脚上的DDR2专属信号传送至内存控制器的DDR2专属信号引脚，即 可实现DDR2内存模块可使用于DDR3内存插槽的主机板。
为方便说明本发明，以下仅以DDR3内存模块可使用于DDR2内存插槽 的主机板为例作说明。请参照图7，其所示为本发明的北桥芯片、DDR2和 DDR3内存模块、与DDR2和DDR3内存插槽间的信号传递示意图。此系统 主要包含 一北桥芯片70， 一DDR2内存插槽72， 一DDR3内存插槽74， 一第一DDR3内存模块76，与一第二DDR3内存模块78。再者，北桥芯片 70还包含一内存控制器702，且内存控制器702还包含 一组DDR2/DDR3 共享信号引脚704、 一组DDR2专属信号引脚706、与一组DDR3专属信号 引脚708。再者，DDR2内存插槽72还包含 一组DDR2/DDR3共享信号接 脚722、 一组DDR2专属信号接脚724、与一组空接接脚726。再者，第一 DDR3内存模块76还包含 一组DDR3内存晶粒762、 一 DDR3电路子板 764、 一组DDR2/DDR3共享信号引脚766、 一组DDR3专属信号引脚768、 与一组空接引脚770。
由于第二 DDR3内存模块78所送出的信号，经由DDR3内存插槽74， 最终传送至内存控制器702的过程，与图6B所示的己知北桥芯片与DDR3 内存间信号传递示意图相同，在此不予赘述。以下仅就第一DDR3内存模块 76所送出的信号，经由DDR2内存插槽72，最终传送至内存控制器702的 过程做说明。
首先，DDR3内存晶粒762所送出的DDR2/DDR3共享信号(D1)可经由 DDR3电路子板764的布线传送至DDR2/DDR3共享信号引脚766;随后， DDR2/DDR3共享信号(D1)再被传送至DDR2内存插槽72的DDR2/DDR3共 享信号接脚722;随后，DDR2/DDR3共享信号(D1)再经由主机板的布线传送 至内存控制器702的DDR2/DDR3共享信号引脚704。再者，DDR3内存晶 粒762所送出的DDR3专属信号(D3)可经由DDR3电路子板764的重新布线
传送至部分的空接引脚770;随后，DDR3专属信号(D3)再被传送至空接接 脚726;最终，DDR3专属信号(D3)再经由主机板的重新布线传送至内存控 制器702的DDR3专属信号引脚708。由于DDR3内存晶粒762所送出的全 部信号，包含DDR2/DDR3共享信号(D1)与DDR3专属信号(D3)，都可被成 功地传送至内存控制器702，因此进而实现了本发明的DDR3内存模块76 可使用于DDR2内存插槽72的主机板系统。
由于在DDR2与DDR3规格中，空接信号的数量大于DDR2与DDR3 专属信号的数量，因此可保证DDR3内存晶粒762所送出的所有DDR3专属 信号(D3)，可先后经由第一 DDR3内存模块76的空接引脚770与DDR2内 存插槽72的空接接脚726，最终传送至内存控制器702的DDR3专属信号引 脚708。
再者，由于DDR3内存模块76工作电压为1.5V(伏特)，而DDR2内存 插槽72工作电压为1.8V(伏特)，为了使DDR3内存模块76可正常使用于 DDR2内存插槽72，可采用一电源切换电路(图7未示出)。由于在未插入内 存模块前或是所插入的内存模块为DDR2时，DDR2内存插槽72的空接接 脚726不会有任何的信号输入，因此一旦主机板经由DDR2内存插槽72的 空接接脚726电平的变化而得知所插入的内存模块为DDR3，此时可利用电 源切换电路，将工作电压由1.8V(伏特)切换至1.5V(伏特)，并提供给DDR3 内存模块76，由于电源切换电路已为一己知技术，在此不予赘述。
再者，虽然部分芯片厂家将内存控制器702从北桥芯片70移至中央处 理器(图7未示出)，然而并不改变本发明的特征。
再者，本发明虽以DDR3内存模块可使用于DDR2内存插槽为例，DDR2 内存模块可使用于DDR3内存插槽的主机板系统，也可经由同样概念所实现， 在此不予赘述。
再者，本发明虽以内存模块输出信号至内存控制器为例，但并不以此为 限。内存模块也可经由本发明的特征接收从内存控制器所输出的信号。
综上所述，虽然本发明己以较佳实施例公开如上，然其并非用以限定本 发明，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可作 各种更动与润饰，因此本发明的保护范围当以权利要求所界定的范围为准。
权利要求
1.一种不同规格内存插槽的计算机系统，其特征是，包含第一内存模块，属于第一规格；第二内存模块，属于上述第一规格，上述第一规格具有第一组共享信号与第一组专属信号；第一内存插槽，属于上述第一规格，上述第一内存插槽具有第一组共享接脚，第一组专属接脚，与第一组空接接脚；第二内存插槽，属于第二规格，上述第二内存插槽具第二组共享接脚，第二组专属接脚，与第二组空接接脚；以及内存控制器，连接至上述第一内存插槽与上述第二内存插槽，具有第一组共享引脚，第一组专属引脚，与第二组专属引脚；其中，当上述第二内存模块与上述第二内存插槽连接时，上述第二内存模块输出的上述第一组共享信号经由上述第二内存插槽的上述第二组共享接脚，传送至上述内存控制器的上述第一组共享引脚，上述第二内存模块输出的上述第一组专属信号经由上述第二内存插槽的上述第二组空接接脚，传送至上述内存控制器的上述第二组专属引脚。
2. 根据权利要求1所述的计算机系统，其特征是，当上述第一内存模块 与上述第一内存插槽连接时，上述第一内存模块输出上述第一组共享信号经 由上述第一内存插槽的上述第一组共享接脚，传送至上述内存控制器的上述 第一组共享引脚，上述第一内存模块输出的上述第一组专属信号经由上述第 一内存插槽的上述第一组专属接脚，传送至上述内存控制器的上述第一组专 属引脚。
3. 根据权利要求1所述的计算机系统，其特征是，上述第二内存插槽中， 上述第二组空接接脚的数目大于上述第二组专属接脚的数目。
4. 根据权利要求1所述的计算机系统，其特征是，上述第一组共享信号 为上述第一规格与上述第二规格的多个相同信号。
5. 根据权利要求1所述的计算机系统，其特征是，上述第一组专属信号 为与上述第二规格不同的多个相异信号。
6. 根据权利要求1所述的计算机系统，其特征是，上述内存控制器位于 北桥芯片内。
7. 根据权利要求1所述的计算机系统，其特征是，上述内存控制器位于 中央处理器内。
8. 根据权利要求1所述的计算机系统，其特征是，上述计算机系统还包 含电源切换电路，连接至上述第二内存插槽，当上述第二内存插槽的上述第 二组空接接脚未有上述第一组专属信号输入时，上述电源切换电路提供第一 电压至上述第二内存插槽；当上述第二组空接接脚有上述第一组专属信号输 入时，上述电源切换电路提供第二电压至上述第二内存插槽。
9. 根据权利要求1所述的计算机系统，其特征是，上述第一规格为第二代双数据传输模式规格，上述第二规格为第三代双数据传输模式规格。
10. 根据权利要求1所述的计算机系统，其特征是，上述第一规格为第三代双数据传输模式规格，上述第二规格为第二代双数据传输模式规格。
全文摘要
一种不同规格内存插槽的计算机系统，包含一第二内存模块，属于第一规格；一第二内存插槽，属于一第二规格且连接至第二内存模块；以及一内存控制器，连接第二内存插槽。其中，当第二内存模块与第二内存插槽连接时，第一规格的第二内存模块的第一组专属信号经由第二内存插槽的第二组空接接脚，传送至内存控制器的第二组专属引脚。本申请提出一种不同规格内存插槽的计算机系统，可同时支持不同规格的内存模块，因此可大幅提高具有不同规格内存插槽的计算机系统的内存功效。
文档编号G06F1/16GK101349933SQ20081014915
公开日2009年1月21日 申请日期2008年9月12日 优先权日2008年9月12日
发明者金忠达 申请人:华硕电脑股份有限公司