专利名称：演化密码芯片的制作方法
技术领域：
本发明涉及一种密码芯片，尤其是一种将演化算法、密码学设计和硬件相结 合的芯片。
背景技术：
密码算法自动化设计及其高速实现一直是密码学界的重要研究内容。研究新 的计算技术和设计平台，对提高密码算法自动化设计能力和安全性有着重要意义。
演化计算是人们从自然界漫长的演化过程中受到启发而发展起来的一种通 用的问题求解方法。它不必明确的描述问题的全部特征，只需根据自然法则来产 生新的更好解。它采用简单的编码技术来表示各种复杂的结构，并通过对一组编 码进行遗传操作和优胜劣汰的自然选择来指导学习和确定搜索的方向。
随着芯片等大规模集成电路技术的不断发展，芯片资源的安全和稳定工作能 力成为片上设计得以正常运行的重要保证。新的高密度芯片的封装越来越小、引 脚越来越密，这些都使传统的探头测试和针床测试无法检测片内引脚、逻辑模块 等。研究新的测试方法、降低测试成本和测试时间、发现故障后还能进一步确定 故障位置都是测试芯片资源的重要方面；在测试的基础上研究资源重组是保证原 设计在部分资源故障的情况下，仍能稳定工作或降级工作的主要方法。
发明内容
本发明的目的是提供一种演化密码芯片，该密码芯片利用可编程芯片无限次 重构的特点及智能计算的演化设计特点对密码关键部件的算法进行实时动态设 计而制得。
本发明的目的是通过以下方案实现 一种演化密码芯片，至少包括可编程芯
片和装于芯片中的DES算法的各部分模块，DES算法的各部分模块与智能计算部 分连接，智能计算部分包括适应值计算模块、演化算子模块和真随机数发生器， 真随机数发生器通过演化算子模块与演化处理部分连接。密码关键部件的算法通 过智能计算方法实现。
所述的适应值计算模块包括差分指标、线性指标和代数指标和扩展指标接卩。
演化密码芯片可由用户选择是否使用演化后的轮函数，如满足条件的 DES-SB0X和满足条件的DES-P置换，密码芯片中设有可测试性设计模块和在线 CED检测模块。智能计算部分通过演化后的轮函数与可测试性设计模块和在线 CED检测模块连接。
演化密码芯片通过PCI接口与计算机机连接。
上述真随机数发生器包括锁相环、D触发器、冯一诺依曼校正器、移位寄存 器和数据填充器，锁相环通过D触发器与冯一诺依曼校正器连接，冯一诺依曼校 正器通过移位寄存器与数据填充器连接。该真随机数发生器采用锁相环来产生所 需要的随机数，通过一个FPGA芯片中自带的锁相环模块或数字时钟管理模块提 供相位噪声，噪声的采样输出经过--个冯一诺伊曼校正器，去除由于锁相环系统 中的确定性噪声引入的固有偏置，改善输出的统计属性，校正器的输出作为随机 种子，经过函数杂化后再输出，以供其它设备应用。分模拟和数字两部分进行， 前者主要是锁相环系统;后者是数据处理系统。
本发明利用可编程芯片无限次重构的特点及智能计算的演化设计特点对密 码关键部件的算法进行实时动态设计而制得的演化密码芯片，将智能计算巧妙地 运用在可编程芯片这一载体上，使芯片能一边工作，其上的配置电路能一边自重 构。密码芯片打破传统密码芯片固定电路结构的特点，以动态变化的结构和不断 朝更安全方向变化的结构提升密码芯片的抗攻击能力。密码关键部件的算法通过 演化算子实现，演化算子综合多种因素，且各因素的权重可根据实际需求动态调 整,进而实现动态设计出到的密码算法与应用需求有着很强的绑定关系。适应值 计算模块中的适应值函数部分使用国际上通用的密码算法分析方法进行量化指 标的衡量，且可随着密码分析的不断深入加入新的适应值函数，使演化密码芯片 能适应更复杂的环境。
本发明具有以下有益效果
1. 设计出演化分组密码芯片及硬件系统，其密码学指标优于同类型分组密码算法。
2. 实际得到的分组密码较原密码算法在各类指标上都有较大幅度的提高。
3. 芯片中的真随机数发生器通过NIST SP800-22国际标准。4.故障检测与定位使用的测试配置种类少，重构效率高以及资源浪费率低。
图1是演化密码芯片模块布局图。
图2是真随机数发生器电路结构示意图。
具体实施例方式
下面结合附图与具体实施例对本发明作进一步说明。 实施例
图l是演化密码芯片模块布局图。其中，演化密码芯片通过PCI接口与计算 机连接。PCI接口作为计算机机中的高速数据端口主要完成数据的输入输出，包 括演化用初始数据，需要处理的加/解密数据和密钥等。智能计算部分包括适应 值计算模块、演化算子模块和真随机数发生器，真随机数发生器通过演化算子模 块与演化处理部分连接，智能计算部分与DES算法的各部分模块连接。密码芯片 中设有可测试性设计模块和在线CED检测模块，两模块与DES算法的各部分模块 连接。
适应值计算模块包括差分指标、线性指标、代数指标和扩展指标接口。其中 不仅要计算各密码学指标，同时要完成多项指标的折衷，要保证至少一项指标好 用于上一代结果，这样需要对各指标的结果进行排序和过滤。随机数发生器采用 的是真随机数发生器，主要用于演化算子的控制和干扰旁路攻击；演化算子在保 证密码学特性不变情况下，快速搜索解空间。演化密码芯片可由用户选择是否使 用演化后的轮函数，如满足条件的DES-SBOX和满足条件的DES-P置换。所以还 保留原DES算法的各部分，增加了可测试性设计部分和在线CED检测模块。
图2是真随机数发生器电路结构示意图。时钟锁相环通过D触发器与冯一诺 依曼校正器连接，冯一诺依曼校正器通过移位寄存器与数据填充器连接。采用锁 相环来产生所需要的随机数，即通过一个FPGA芯片中自带的锁相环(PLL)模块 (或数字时钟管理模块DLL)提供相位噪声。噪声的采样输出经过一个冯一诺 伊曼校正器，去除由于锁相环系统中的确定性噪声引入的固有偏置，改善输出的 统计属性。校正器的输出作为随机种子，经过函数(SHA-I)杂化后再输出，以供 其它设备应用。设计分模拟和数字两部分进行，前者主要是锁相环系统的设计; 后者是数据处理系统的设计。
权利要求
1. 一种演化密码芯片，至少包括可编程芯片和DES算法的各部分模块，其特征在于DES算法的各部分模块与智能计算部分连接，智能计算部分包括适应值计算模块、演化算子模块和真随机数发生器，真随机数发生器通过演化算子模块与演化处理部分连接。
2. 根据权利要求1所述的演化密码芯片，其特征在于适应值计算模块包括差分指标、线性指标、代数指标和扩展指标接口。
3. 根据权利要求1所述的演化密码芯片，其特征在于真随机数发生器包括锁 相环、D触发器、冯一诺依曼校正器、移位寄存器和数据填充器，锁相环通过D 触发器与冯一诺依曼校正器连接，冯一诺依曼校正器通过移位寄存器与数据填充 器连接。
4. 根据权利要求1所述的演化密码芯片，其特征在于密码芯片中设有可测试性设计模块和在线CED检测模块，两模块与DES算法的各部分模块连接。
5. 根据权利要求1所述的演化密码芯片，其特征在于演化密码芯片通过PCI 接口与计算机机连接。
全文摘要
本发明涉及一种演化密码芯片，该密码芯片利用可编程芯片无限次重构的特点及智能计算的演化设计特点对密码关键部件的算法进行实时动态设计而制得。该密码芯片包括可编程芯片和装于芯片中的DES算法的各部分模块，DES算法的各部分模块与智能计算部分连接，智能计算部分包括适应值计算模块、演化算子模块和真随机数发生器，真随机数发生器通过演化算子模块与演化处理部分连接。密码关键部件的算法通过智能计算方法实现。
文档编号G06F21/02GK101414337SQ20081019766
公开日2009年4月22日 申请日期2008年11月17日 优先权日2008年11月17日
发明者明 唐, 张国平, 张焕国 申请人:武汉大学