专利名称：主板供电电路的制作方法
技术领域：
本发明涉及一种主板供电电路。
背景技术：
电脑主板上的供电电路通常用于给主板上的不同芯片及零组件供电，其中包括给主板上的一MCH(Memory Controller Hub,内存控制中心，即传统意义上的北桥芯片)提供
一 1. 25V的电压脉冲信号。主板的MCH负责连接CPU, AGP总线和内存。然而，由于现有主板供电电路提供给MCH的1. 25V电压脉冲信号存在干扰信号，因而不够稳定，导致计算机经常出现死机。
发明内容
鉴于上述内容，有必要提供一种主板供电电路，可提供稳定的电压脉冲信号给内存控制中心。 —种主板供电电路，包括一第一 NMOS场效应管、一第二 NMOS场效应管、一第一电容、一第一电感以及一延时电路，所述第一NMOS场效应管的栅极与一电压调节模块的一高端门极驱动输出引脚相连，所述第一 NMOS场效应管的源极与所述电压调节模块的一相位引脚相连，并通过所述第一电容与所述电压调节模块的一驱动引脚相连，同时还通过所述第一电感与一内存控制中心相连，所述第一NMOS场效应管的漏极与一系统电源相连；所述第二NMOS场效应管的栅极与所述电压调节模块的一低端门极驱动输出引脚相连，所述第
二 NMOS场效应管的源极接地，其漏极与所述第一 NMOS场效应管的源极及所述延时电路相连；其中，所述电压调节模块的高端门极驱动输出引脚及低端门极驱动输出引脚分别用于驱动所述第一 NMOS场效应管及第二 NMOS场效应管，所述相位引脚输出一电压脉冲信号通过所述第一 NMOS场效应管及第二 NMOS场效应管交替导通为所述内存控制中心供电。
上述主板供电电路通过所述第二 NMOS场效应管、第一 NMOS场效应管交替导通，并经过所述延时电路为所述内存控制中心提供一稳定的电压脉冲信号。
图1为本发明主板供电电路的较佳实施方式的电路图。
具体实施例方式
下面参照附图结合具体实施方式
对本发明作进一步的描述 请参照图l，本发明主板供电电路的较佳实施方式包括一第一NMOS场效应管Ql、一第二 NMOS场效应管Q2、两电感LI和L2、五电阻Rl、 R2、 R3、 R4和R5、六电容Cl、 C2、 C3、C4、 C5和C6、一 VRM(Voltage Regulator Module,电压调节模块)10以及一 P丽(PulseWidthModulation，脉冲宽度调制)控制器20。 所述第一 NMOS场效应管Ql的栅极通过所述电阻Rl与所述VRM10的一UGATE(U卯er Gatedrive output,第一门极驱动输出)引脚相连。所述第一 NM0S场效应管Ql的源极与所述VRM10的一 PHASE (相位)引脚相连，并经过所述电感LI与一MCH(MemoryController Hub,内存控制中心)30相连，同时还依次通过所述电容CI以及电阻R2与所述VRM10的一 BOOT(驱动)引脚相连。其中，所述电感L1可提供分流、滤波等作用。所述第一NMOS场效应管Ql的漏极通过所述电感L2与一电压为12V的系统电源12V_SYS相连，同时还分别通过所述电容C2、 C3以及C4接地。 所述第二 NMOS场效应管Q2的栅极通过所述电阻R3与所述VRMIO的一LGATE(Lower Gatedrive output,第二门极驱动输出)引脚相连。所述第二 NMOS场效应管Q2的源极接地。所述第二 NMOS场效应管Q2的漏极与所述第一 NMOS场效应管Ql的源极相连，并通过所述电阻R4与所述P丽(Pulse Width Modulation，脉冲宽度调制)控制器20的一VTTJ)PS(Externalbuffer P丽current protection signal,过电流保护)引展卩相连，所述VTTJ)PS引脚用于为所述主板供电电路提供过电流保护作用。所述第二NMOS场效应管Q2的漏极还与一 RC延时电路40相连。所述RC延时电路40包括所述电阻R5和所述电容C5。所述R5的电阻值介于2. 090hm-2. 310hm之间，所述电容C5的电容值为lnF。所述电阻R5的一端与所述第二 NM0S场效应管Q2的漏极相连，另一端通过所述电容C5接地。其中，所述VRM10的UGATE引脚和LGATE引脚交替输出高电平信号驱动所述第一 NM0S场效应管Ql、第二 NM0S场效应管Q2导通，所述PHASE引脚通过所述第一 NM0S场效应管Ql、第二 NM0S场效应管Q2交替导通为所述MCH 30提供一 1. 25V的电压脉冲信号。
所述VRM10还包括一 PVCC(Upper gate drive supply bias，高端门极驱动电压)引脚、一 VCC(+12Supply voltage,电压)引展卩、一 P丽(Input P丽signal forcontrollingthe driver,脉冲宽度调制)引脚以及一GND(接地)引脚，所述PVCC引脚及VCC引脚与所述系统电源12—SYS相连，并通过所述电容C6接地。所述VRM10的P丽引脚与所述P丽控制器20的一 VT乙P丽(脉冲宽度调制电压)引脚相连。所述GND引脚接地。
当所述VRM10启动时，所述VCC引脚的工作电压未达到额定工作值12V时，所述UGATE引脚及LGATE引脚输出均为低电平，所述第一 NMOS场效应管Ql及第二 NMOS场效应管Q2均截止。当所述VCC引脚的工作电压达到额定工作值12V时，所述P丽控制器20的VT乙P丽弓I脚输出一 P丽信号给所述VRMIO的P丽引脚，使所述VRMIO的UGATE弓|脚和LGATE弓|脚轮流输出高/低电平信号从而控制所述第一 NMOS场效应管Ql及第二 NMOS场效应管Q2交替导通。具体工作原理如下开始时，从所述P丽控制器20输入到所述VRMIO的P丽信号为低电平，所述LGATE引脚输出高电平使第二 NMOS场效应管Q2导通，所述第一 NMOS场效应管Q1截止，所述电容C1被充电。当P丽信号上升为高电平时，所述LGATE引脚输出低电平使所述第二 NMOS场效应管Q2截止，所述电容CI被充电至12V，其内部储存的电能使所述B00T引脚和UGATE引脚之间的内部开关(图未示)导通，所述UGATE输出高电平使所述第一 NMOS场效应管Ql导通。当P丽信号又下降为低电平时，所述UGATE引脚输出低电平使所述第一 NMOS场效应管Ql截止，所述LGATE引脚输出高电平时使所述第二 NMOS场效应管Q2导通，即实现所述第一 NMOS场效应管Ql及第二 NMOS场效应管Q2交替导通，使所述VRMIO的PHASE引脚提供1. 25V的电压脉冲信号给所述MCH30。所述RC延时电路40将所述VRM 10的PHASE引脚输出的1. 25V电压脉冲信号进行时序延时，从而降低现有技术中干扰信号对1. 25V电压脉冲信号的影响，使得本发明主板供电电路相较于现有主板供电电路能够提供稳定的1. 25V电压脉冲信号为所述MCH 30供电。 本较佳实施例中，所述电感L2、电容C2、C3、C4、C6用于滤波，在其他实施例中可选择性地省略以节约成本。 上述主板供电电路通过所述第一 NM0S场效应管Ql 、第二 NMOS场效应管Q2交替导通并经过所述RC延时电路40为所述MCH30提供一稳定的1. 25V电压脉冲信号。
权利要求
一种主板供电电路，包括一第一NMOS场效应管、一第二NMOS场效应管、一第一电容、一第一电感以及一延时电路，所述第一NMOS场效应管的栅极与一电压调节模块的一高端门极驱动输出引脚相连，所述第一NMOS场效应管的源极与所述电压调节模块的一相位引脚相连，并通过所述第一电容与所述电压调节模块的一驱动引脚相连，同时还通过所述第一电感与一内存控制中心相连，所述第一NMOS场效应管的漏极与一系统电源相连；所述第二NMOS场效应管的栅极与所述电压调节模块的一低端门极驱动输出引脚相连，所述第二NMOS场效应管的源极接地，其漏极与所述第一NMOS场效应管的源极及所述延时电路相连；其中，所述电压调节模块的高端门极驱动输出引脚及低端门极驱动输出引脚分别用于驱动所述第一NMOS场效应管及第二NMOS场效应管，所述相位引脚输出一电压脉冲信号通过所述第一NMOS场效应管及第二NMOS场效应管交替导通为所述内存控制中心供电。
2. 如权利要求1所述的主板供电电路，其特征在于所述第一NMOS场效应管的漏极通 过一第二电感与所述系统电源相连。
3. 如权利要求1所述的主板供电电路，其特征在于所述第二NMOS场效应管的漏极还 通过一电阻与一脉冲宽度调制控制器的一过电流保护引脚相连。
4. 如权利要求3所述的主板供电电路，其特征在于所述电压调节模块还包括一高端 门极驱动电压引脚、一电压引脚、一脉冲宽度调制引脚以及一接地引脚，所述高端门极驱动 电压引脚与所述电压引脚相连，并与所述系统电源相连，同时还通过一第二电容接地；所述 脉冲宽度调制引脚与所述脉冲宽度调制控制器的一脉冲宽度调制电压引脚相连以接收一 脉冲宽度调制信号；所述接地引脚接地。
5. 如权利要求1所述的主板供电电路，其特征在于所述第一NMOS场效应管的栅极通 过一电阻与所述电压调节模块的高端门极驱动输出引脚相连。
6. 如权利要求1所述的主板供电电路，其特征在于所述第一电容通过一电阻与所述 电压调节模块的驱动引脚相连。
7. 如权利要求1所述的主板供电电路，其特征在于所述第二NMOS场效应管的栅极通 过一电阻与所述电压调节模块的低端门极驱动输出引脚相连。
8. 如权利要求1所述的主板供电电路，其特征在于所述第一NMOS场效应管的漏极还 分别通过一第二电容、一第三电容及一第四电容接地。
9. 如权利要求1所述的主板供电电路，其特征在于所述延时电路包括一电阻及一第二电容，所述电阻的一端与所述第二 NMOS场效应管的漏极相连，另一端通过所述第二电容 接地。
10. 如权利要求8所述的主板供电电路，其特征在于所述电阻的电阻值介于 2. 090hm-2. 310hm之间，所述第二电容的电容值为lnF。
全文摘要
一种主板供电电路，包括一第一、一第二NMOS场效应管、一第一电容、一第一电感及一延时电路，所述第一NMOS场效应管的栅极与一电压调节模块的一高端门极驱动输出引脚相连，其源极与所述电压调节模块的一相位引脚相连，并通过所述第一电容与电压调节模块的一驱动引脚相连，同时还通过所述第一电感与一内存控制中心相连，其漏极与一系统电源相连；所述第二NMOS场效应管的栅极与所述电压调节模块的一低端门极驱动输出引脚相连，其源极接地，其漏极与所述第一NMOS场效应管的源极及延时电路相连。所述主板供电电路控制所述第一、第二NMOS场效应管交替导通并经过所述延时电路提供一稳定的电压脉冲信号为所述内存控制中心供电。
文档编号G06F1/26GK101727158SQ20081030494
公开日2010年6月9日 申请日期2008年10月16日 优先权日2008年10月16日
发明者胡可友 申请人:鸿富锦精密工业(深圳)有限公司;鸿海精密工业股份有限公司