专利名称：输入/输出双向端口的制作方法
技术领域：
本实用新型具体涉及集成电路领域中的一种输入/输出双向端口 。
技术背景在各种集成电路中，尤其在MCU (Micro Control Unit,即微控制器)电路 中，I/O (1叩ut/0utput，即输入/输出)口是电路对外进行信息交流的不可缺 少的重要通道。它不同于单向端口，如输入口，或者输出口，这些单向端口的 功能是单一的，它只能接收数据或者输出数据；而I/O 口是具备输入和输出两 个功能的双向端口，它能够进行数据的接收和发送。传统的RISC (Reduced Instruction Set Computing,即精简指令集)类型 的MCU中，I/O 口是非常复杂的电路，它有时占据整个电路版图的1/4，有时甚 至更多。因为这些I/O 口都要设置端口方向寄存器，通过改变端口方向寄存器 的值来设置I/O 口的方向，有的甚至设置专门的指令来管理I/O 口的方向。这 些都导致了 I/O 口电路的复杂与庞大。一些CISC (Complex Instruction Set Computer,即复杂指令集)类型的 MCU中，虽然没有设置端口方向寄存器，但它们也同样存在电路复杂的问题。因此，在一些民用消费类电路中，用这些传统的I/O 口都显得不切实际， 它们不仅控制复杂，而且面积大，成本高。实用新型内容本实用新型的目的在于提出一种电路结构简单、控制方便、电路面积小、 成本低的输入/输出双向端口，它无需设置端口方向寄存器，仅通过对端口置O 或者置i来选择i/o口的方向，克服了现有技术中的不足。为实现上述发明目的，本实用新型采用了如下技术方案 一种输入/输出双向端口，能够实现数据的接收和发送，包括 锁存器，其数据输入端与数据总线相连，时钟信号端与写数据信号相连； 第一反向器，其输入端与锁存器的输出端相连；第一控制晶体管，设置在第一反向器的输出端与第一恒定电位之间； 第二控制晶体管，设置在第一反向器的输出端与第二恒定电位之间； 第一控制晶体管的输出端与第二控制晶体管的输出端相连接，其节点处与 I/O PAD 口相连；第二反向器，其输入端与第一控制晶体管的输出端与第二控制晶体管的输出端之间的节点相连；三态反向器，其输入端与第二反向器的输出端相连，使能端与读端口信号 相连，输出端与锁存器的输入端相连；两输入与非门，其一输入端与锁存器的输出端和第一反向器的输入端之间 的节点相连，另一输入端与第二反向器的输出端和三态反向器的输入端之间的 节点相连，其输出端为输入端口电平变化信号。当数据总线写入l，且读端口信号有效时，通过设置在I/OPAD 口和数据总 线之间的第二反向器与三态反向器，将实质上与I/O PAD 口输入信号相同的信 号输入到数据总线，实现数据的输入；当写数据信号有效时，通过设置在数据 总线和I/O PAD 口之间的锁存器、第一反向器、第一控制晶体管和第二控制晶 体管，将实质上与数据总线信号相同的信号输出到I/O PAD 口，实现数据的输 出。上述的输入/输出双向端口，其中第一控制晶体管为较大宽长比丽OS管， 第二控制晶体管为较小宽长比PMOS管，每一个晶体管的控制端、输出端和输入 端分别为栅极、漏极和源极。上述的第一恒定电位和第二恒定电位分别为地电 位和电源电位。所述的输入端口电平变化信号可以看做输入变化中断或者唤醒 系统用。本实用新型的有益效果在于电路结构简单、控制方便、电路面积小、成本 低，无需设置端口方向寄存器，仅通过对端口置0或者置1来选择I/0口的方 向。
图1是本实用新型输入/输出双向端口的电路图； 图2是本实用新型的优选实施例。
具体实施方式
以下结合附图对本实用新型作进一步的说明。如图1所示，是本实用新型输入/输出双向端口的电路图，包括数据总线data、 读端口信号r(port、写数据信号wr—port、输入端口电平变化信号INT、地电 位、电源电位、I/O PAD 口、锁存器1、第一反向器2、第一控制晶体管3、第 二控制晶体管4、第二反向器5、三态反向器6和两输入与非门7。其中锁存器 1的数据输入端D与数据总线data相连，时钟信号端clk与写数据信号wr—port 相连，输出端Q与第一反向器2的输入端相连；第一控制晶体管3的控制端与第 二控制晶体管4的控制端相连，并与第一反向器2的输出端相连，第一控制晶 体管3的输出端与第二控制晶体管4的输出端相连，并与I/O PAD 口相连，第 一控制晶体管3的输入端与第一恒定电位，即地电位相连，第二控制晶体管4 的输入端与第二恒定电位，即电源电位相连；第二反向器5的输入端与I/0PAD 口和第一控制晶体管3的输出端与第二控制晶体管4的输出端之间的节点相连， 第二反向器5的输出端与三态反向器6的输入端相连，三态反向器6的使能端 与读端口信号rcLpo:rt相连，输出端与数据总线data和锁存器1的数据输入端 D之间的节点相连；两输入与非门7，其一输入端与锁存器1的输出端Q和第一 反向器2的输入端之间的节点相连，另一输入端与第二反向器5的输出端和三 态反向器6的输入端之间的节点相连，其输出端为输入端口电平变化信号INT。当数据总线data写入1，且读端口信号rd_port有效时，通过设置在I/O PAD 口和数据总线data之间的第二反向器5与三态反向器6，将实质上与I/O PAD 口输入信号相同的信号输入到数据总线data，实现数据的输入。当写数据信号wr一port有效时，通过设置在数据总线data和I/O PAD 口之 间的锁存器l、第一反向器2、第一控制晶体管3和第二控制晶体管4，将实质 上与数据总线data信号相同的信号输出到I/O PAD 口，实现数据的输出。当通过数据总线data写入0时(wr_port=l时写入，也可以wr_port=0写 入，这要看锁存器l的结构)，则第一反向器2的输出为1，第一控制晶体管3 导通，第二控制晶体管4关闭，1/0PAD口输出为0，因为第一控制晶体管3较 强，外部信号1 (高电平)很难打翻它，当读端口信号rd_port有效时，读到 data总线上的数据还是0，此时可以把它看做输出口 ，因为读到的数据始终为0， 没有变化，不能反映加在1/0 PAD 口上的外部信号。由于此时锁存器1的输出 端0=0，通过两输入与非门7，输入端口电平变化信号INT始终为1， INT认为 无效。当通过数据总线data写入1时，第一反向器2的输出为0，第一控制晶体 管3关闭，第二控制晶体管4导通，1/0PAD口输出为1。因为第二控制晶体管4相对较弱，此时如果从外部加入到I/OPAD 口上的信号为强0，则此时I/0PAD 口上呈现0电平，当读端口信号r(port有效时，读到data总线上的数据还是 0，此时可以把它看做输入口，因为读数据时，读到的数据能够反映外部I/OPAD 口上的信号变化，是0则读入的就是0，是l读到的就是l。这时，如果加到I/0 PAD 口上的信号为1，则INT二1，如果加到I/O PAD 口上的信号为0，则INT=0。 因此这个信号可以看做输入变化中断或者唤醒系统用。由此看出，本实用新型无需设置端口方向寄存器，仅通过对端口置0或者 置l来选择I/0口的方向，克服了现有技术中的不足。实现本实用新型的优选方式是将其应用于MCU电路中。在以RISC结构的四 位和八位中低档MCU中，如产品型号为HS0227、HS0228等的产品都用到这种I/O 口。如图2所示，是本实用新型的优选实施例。其中P10-P17为I/O 口，在MCU 执行一段初始化程序之后，进入省电睡眠状态。如果在初始化程序中设置 P10 P13全为1， P14 P17全为0，则在睡眠状态中，只要按下16个按键中任意 一个，系统就会被唤醒。因为P14 P17的0电平会被传递到P10 P13上，使P10 P13 端口呈现0电平，从而图1中INT会产生变化，导致系统被唤醒。系统唤醒后 会执行相应的操作，如扫描键盘，发射信号等。因为每一个端口都可以任意设置，因此键盘也可以任意构成。任意两两管 脚都可以构成键盘，这样消除了特定管脚构成键盘的局限性。上述例子仅是本实用新型的特定实例，决不能视为对本实用新型的限制。
权利要求1.一种输入/输出双向端口，其特征在于，包括锁存器，其数据输入端与数据总线相连，时钟信号端与写数据信号相连；第一反向器，其输入端与锁存器的输出端相连；第一控制晶体管，设置在第一反向器的输出端与第一恒定电位之间；第二控制晶体管，设置在第一反向器的输出端与第二恒定电位之间；第一控制晶体管的输出端与第二控制晶体管的输出端相连接，其节点处与I/O PAD口相连；第二反向器，其输入端与第一控制晶体管的输出端、第二控制晶体管的输出端及I/O PAD口之间的节点相连；三态反向器，其输入端与第二反向器的输出端相连，使能端与读端口信号相连，输出端与锁存器的输入端相连；两输入与非门，其一输入端与锁存器的输出端和第一反向器的输入端之间的节点相连，另一输入端与第二反向器的输出端和三态反向器的输入端之间的节点相连，其输出端为输入端口电平变化信号。
2. 根据权利要求1所述的输入/输出双向端口，其特征在于，当数据总线 写入l，且读端口信号有效时，通过设置在I/0PAD 口和数据总线之间的第二反 向器与三态反向器，将实质上与I/O PAD 口输入信号相同的信号输入到数据总 线，实现数据的输入。
3. 根据权利要求1所述的输入/输出双向端口，其特征在于，当写数据信 号有效时，通过设置在数据总线和I/O PAD 口之间的锁存器、第一反向器、第 一控制晶体管和第二控制晶体管，将实质上与数据总线信号相同的信号输出到 I/O PAD 口，实现数据的输出。
4. 根据权利要求1或3所述的输入/输出双向端口，其特征在于，所述的 第一控制晶体管为较大宽长比丽0S管，第二控制晶体管为较小宽长比PM0S管， 每一个晶体管的控制端、输出端和输入端分别为栅极、漏极和源极。
5. 根据权利要求1所述的输入/输出双向端口，其特征在于，所述的第一 恒定电位和第二恒定电位分别为地电位和电源电位。
6. 根据权利要求1所述的输入/输出双向端口，其特征在于，所述的输入 端口电平变化信号可以看做输入变化中断或者唤醒系统用。
专利摘要一种输入/输出双向端口，仅通过对端口置0或者置1来选择I/O口的方向，包括锁存器、第一反向器、第一控制晶体管、第二控制晶体管、第二反向器、三态反向器和两输入与非门。当数据总线写入1，且读端口信号有效时，通过设置在I/O PAD口和数据总线之间的第二反向器与三态反向器，将实质上与I/O PAD口输入信号相同的信号输入到数据总线，实现数据的输入；当写数据信号有效时，通过设置在数据总线和I/O PAD口之间的锁存器、第一反向器、第一控制晶体管和第二控制晶体管，将实质上与数据总线信号相同的信号输出到I/O PAD口，实现数据的输出。该输入/输出双向端口电路结构简单、控制方便、电路面积小、成本低，克服了现有技术中的不足。
文档编号G06F13/38GK201219256SQ20082011839
公开日2009年4月8日 申请日期2008年6月5日 优先权日2008年6月5日
发明者猛 江, 力 贾 申请人:苏州市华芯微电子有限公司