专利名称：百兆网口同步精密数据采集器的制作方法
技术领域：
本发明属于信息处理领域，涉及高速率数据采集，尤其是一种百兆 网口同步精密数据采集器。
背景技术：
在对物体进行结构分析时，振动信号分析是一个重要环节。根据结 构振动信号分析需要的信号情况结合电子电路技术研制满足要求的精 密数据采集器， 一个有效的区域中监测结构振动的传感器采集的数据越 连续，采集得到的实际信号越真实，准确性越高，这样就需要一种超强 运算能力、高速采集处理的装置。通过对结构振动数据的长期监测与分 析，可得出结构的许多信息，所以能否对结构振动进行长期、连续、精 准地测量很大程度上决定着结构分析质量的好坏。
传统的振动信号采集装置存在着采集通道少、需要数据存储空间 大、同步性能弱、多通道采集速率低以及成本昂贵等缺点。
发明内容
本发明的目的在于克服现有技术的不足之处，提供一种采集通道 多、采样速率高、工作可靠且成本低廉的百兆网口同步数据采集器。 本发明实现目的的技术方案是
一种百兆网口同步精密数据采集器，包括釆集板(l)、 DSP采集单
元(2)、百兆网口通讯单元(3)、外设工控机(4)，采集板(l)包括多路信 号调理单元(1-1)及其A/D转换单元(1-2)、 一同步采集触发单元(1-4) 和一逻辑控制单元(l-3)，其中采集板的每个信号调理单元(1-1)接 收一路模拟输入信号(5)，并将该模拟输入信号经过放大及滤波处理后 输出作为与其A/D转换单元(1-2)的输入端相匹配的模拟信号，A/D 转换单元将该模拟信号转换为并行数字信号输出到DSP采集单元(2)， DSP采集单元(2)的采集数据传输端通过百兆网口通讯单元(3)与外 设工控机(4)相连，采集板(1)上的同步触发单元的输出端与该采集 板(1)的逻辑控制单元(1-3)的输入端相连，DSP采集单元(2)通过 采集板的逻辑控制单元(1-3)进行选通。
而且，采集板(1)上的逻辑控制单元(1-3)的A/D转换控制输出 端连接该采集板(1)上的A/D转换单元(1-2)的控制输入端，采集板(1)上的逻辑控制单元(1-3)的程序控制输出端连接该采集板(1) 上的EPROM存储器(2-2)的控制输入端，采集板(1)上的逻辑控制单 元(1-3)的百兆网口通讯控制输出端连接该采集板(1)上的百兆网口 通讯接口单元(4)的控制输入端，采集板(1)上的逻辑控制单元(1-3) 的多个数据隔离控制输出端连接该采集板(1)上的每个数据隔离芯片 —〈l"2-2-l). H二2-H). (1"2-2-3). (1-2-2-4,. (1-2-2-5)的控制
输入端。
而且，所述百兆网口通讯单元(3)的串口与电平转换芯片(2-3) 的输入端相连来完成DSP釆集单元(2)与外设工控机(4)的通讯。
而且，所述A/D转换单元(1-2)采用8位模数转换器(1-2-1)， 所述信号调理单元(1-1)是一个电压放大电路，其同步采集触发单元
(l-4)采用外加信号方式产生一个电平触发信号，所述逻辑控制单元
(l-4)的23、 24、 25、 30脚依次与DSP中央芯片(2-1)的1、 144、 142、 141四个地址脚相连，其41 (STRB)、 42 (R/w)、 19、 20脚依次与 DSP中央芯片的12、 13、 120 (INT2)、 121 (INT1)脚相连接，其14脚与 同步触发单元(1-4)相连，其11脚与EPR0M存储器(2-2)的22脚(0ENPP) 相连，其3、 1、 41、 42、 43、 44脚依次与百兆网口通讯单元(3)的3
(ESET)、 1 (SEN)、 33 (SD[7])、 19(0RD) 、 18歸)、16(IR0)脚相 连，其31 、 32脚依次与双通电平转换器(2-3)的19 (0E)、 1 (DIR) 脚相连，，其12、 13依次与DSP中央芯片(2-l)的40(STRB)、 41 (R/W) 脚相连，其34、 33、 35、 37、 40脚依次与数据隔离芯片(1-2-2-1)的 19 (0E)、数据隔离芯片(1-2-2-2)的19 (0E)、数据隔离芯片(1-2-2-3) 的19(0E)、数据隔离芯片(l-2-2-4)的19(0E)、数据隔离芯片(1-2-2-5) 的19 (0E)脚相连，其36脚与A/D转换芯片(1-2-1-1)的24(R/C)脚、 A/D转换芯片(1-2-1-2)的24(R/C)脚、A/D转换芯片(1-2-1-3)的 24(R/C)脚、A/D转换芯片(1-2-1-4)的24(R/C)脚、A/D转换芯片
(1-2-1-5)的24(R/C)脚相连。
而且，所述DSP采集单元(2)由DSP中央芯片(2-1)、双通电平 转换器(2-3)、 EPR0M存储器(2-2)、复位电路(2-4)组成，DSP中央 芯片(2-1)的D0至D7脚通过八位数据线与双通电平转换器(2-3)的 八个输入端相连，双通电平转换器(2-3)的八个输出端分别连接EPR0M 存储器(5-3)的八位数据输入端、百兆网口通讯单元(3)的八位数据 输入端和双通电平转换器(2-3)的八个输入端，EPR0M存储器(2-2) 的十六位地址输入端连接DSP中央芯片(2-1)的A0-A15脚，DSP中央芯片(2-1)的A0-A4脚连接百兆网口口通讯单元(3)的五位地址线， DSP中央芯片(5-6)的A20-A23、读写脚和STRB脚连接逻辑控制单元
(1-3)的23、 24、 25、 30、 13、 12脚，DSP中央芯片(2-1)的第一中 断源与逻辑控制单元(1-3)的20脚相连，DSP中央芯片(2-1)的第二 中断源与逻辑控制单元的19脚相连。
而且，箭述百兆网口通讯单元(3)的A0-A4依次与DSP中央芯片
(2-1)的30、 29、 27、 26、 24脚相连，百兆网口通讯单元(3)的AO 脚与A/D转换芯片(1-2-1-1)、 (1-2-1-2)、 (1-2-1-3)、 (1-2-1-4)、
(1-2-1-5)的BYTE脚相连，百兆网口通讯单元(3)的ESET脚和SEN 脚分别与逻辑控制单元(1-3)的3脚和1脚相连，百兆网口通讯单元
(3)的SD
-SD[7]与双通电平转换芯片(2-3)的数据输出端相连， 其中SA[7]脚与逻辑控制单元(1-3)的41脚相连，百兆网口通讯单元
(3)的IRO、 OWR、 ORD端依次与逻辑控制单元(1-3)的44、 43、 42 脚相连。
本发明的优点和有益效果为
1、 本发明的外接同步触发信号经过同步触发电路的电学处理经逻 辑控制单元转入DSP采集单元发出同步采集命令，该命令通过DSP采集 单元传给逻辑控制单元，逻辑控制单元发出信号打开信号釆集通道，结 构振动信号进入采集板并转化为数字信号，数字信号通过总线被DSP采 集单元所接收，数字信号经过DSP采集单元处理和分析后，经过百兆网 口通讯单元传出给外设的计算机，所以本发明能根据检测者的要求随时 通过外设的计算机读取结构振动数据。
2、 本发明采用8位A/D转换器将模拟信号转换为高精度的数字信 号，该数字信号通过锁存使振动数据信号按照给定的时序被DSP采集单 元所接收，工控机可按其需要从DSP读取信息。
3、 本发明提供了 8位高精度的振动信号数据，并使其在计算机上 大量存储，具有百兆网口同步精密数据采集、工作可靠、能满足同步要 求和容易推广实施的优点。
图1是本发明的控制电路方框图2是图1的信号调理单元电路结构图3是图1的DSP中央芯片的外设连接关系示意图4是图1的逻辑控制单元与外设的连接关系示意图。
具体实施方式
下面通过具体实施例对本发明作进一步详述，以下实施例只是描述 性的，不是限定性的，不能以此限定本发明的保护范围。
一种百兆网口同步精密数据采集器，包括采集板1、 DSP采集单元 2、百兆网口通讯单元3、外设工控机4，采集板1包括多路信号调理单 元1-1及其A/D转换单元1-2、 一同步采集触发单元1-4和一逻辑控制 单元1-3厂其中采集板的每个信号调理单元1-1接收一路模拟输—入—信号 5，并将该模拟输入信号经过放大及滤波处理后输出作为与其A/D转换 单元1-2的输入端相匹配的模拟信号，A/D转换单元将该模拟信号转换 为并行数字信号输出到DSP采集单元2， DSP采集单元2的采集数据传 输端通过百兆网口通讯单元3与外设工控机4相连，采集板1上的同步 触发单元的输出端与该采集板1的逻辑控制单元1-3的输入端相连，DSP 采集单元2通过采集板的逻辑控制单元1-3进行选通。
本实施例中，DSP采集单元2选用的芯片为TMS320VC33-150， A/D 转换单元1-2选用的芯片为Ad976acr，逻辑控制单元1-3选用的芯片 为Lattice m4a5，百兆网口通讯单元3选用的芯片为DM9000A。
采集板1上的逻辑控制单元1-3的A/D转换控制输出端连接该采集 板1上的A/D转换单元1-2的控制输入端，采集板1上的逻辑控制单元 l-3的程序控制输出端连接该釆集板1上的EPR0M存储器2-2的控制输 入端，采集板1上的逻辑控制单元1-3的百兆网口通讯控制输出端连接 该采集板1上的百兆网口通讯接口单元4的控制输入端，采集板1上的 逻辑控制单元1-3的多个数据隔离控制输出端连接该采集板1上的每个 数据隔离芯片1-2-2-1. 1-2-2-2. 1-2-2-3. 1-2-2-4. l-2-2-5的控制 输入端。A/D转换单元1-2采用8位模数转换器1-2-1，所述信号调理单 元1-1是一个电压放大电路，其同步采集触发单元1-4釆用外加信号方 式产生一个电平触发信号，所述逻辑控制单元1-4的23、 24、 25、 30 脚依次与DSP中央芯片2-1的1、 144、 142、 141四个地址脚相连，其 41 (STRB)、 42 (R/w)、 19、 20脚依次与DSP中央芯片的12、 13、 120 (INT2)、 121(INT1)脚相连接，其14脚与同步触发单元1-4相连，其 11脚与EPR0M存储器2-2的22脚(0ENPP)相连，其3、 1、 41、 42、 43、 44脚依次与百兆网口通讯单元3的3 (ESET)、 1 (SEN)、 33 (SD[7])、 19(0RD) 、 18歸)、16(IR0)脚相连，其31 、 32脚依次与双通电平 转换器2-3的19 (0E)、 1 (DIR)脚相连，，其12、 13依次与DSP中央 芯片2-1的40(STRB)、 41(R/W)脚相连，其34、 33、 35、 37、 40脚依次 与数据隔离芯片1-2-2-1的19(0E)、数据隔离芯片1-2-2-2的19(0E)、数据隔离芯片1-2-2-3的19 (0E)、数据隔离芯片1-2-2-4的19 (0E)、 数据隔离芯片1-2-2-5的19 (0E)脚相连，其36脚与A/D转换芯片
1- 2-1-1的24(R/C)脚、A/D转换芯片卜2-1-2的24(R/C)脚、A/D转换 芯片1-2-1-3的24(R/C)脚、A/D转换芯片1-2-1-4的24(R/C)脚、A/D 转换芯片1-2-1-5的24(R/C)脚相连。
DSP采集单元2—由DSP中央芯片2-1、双通电平转换器2-3、 EPR0M 存储器2-2、复位电路2-4组成，DSP中央芯片2-1的D0至D7脚通过 八位数据线与双通电平转换器2-3的八个输入端相连，双通电平转换器
2- 3的八个输出端分别连接EPROM存储器5-3的八位数据输入端、百兆 网口通讯单元3的八位数据输入端和双通电平转换器2-3的八个输入 端，EPROM存储器2-2的十六位地址输入端连接DSP中央芯片2_1的 AO-A15脚，DSP中央芯片2-1的A0-A4脚连接百兆网口 口通讯单元3的 五位地址线，DSP中央芯片5-6的A20-A23、读写脚和STRB脚连接逻辑 控制单元l-3的23、 24、 25、 30、 13、 12脚，DSP中央芯片2-1的第一 中断源与逻辑控制单元1-3的20脚相连，DSP中央芯片2-1的第二中断 源与逻辑控制单元的19脚相连。
本实施例中，双通电平转换器2-3选用的芯片为Lvc245， EPROM存 储器选用的芯片为W27c512。
百兆网口通讯单元3的串口与电平转换芯片2-3的输入端相连来完 成DSP采集单元2与外设工控机4的通讯。百兆网口通讯单元3的AO-A4 依次与DSP中央芯片2-1的30、 29、 27、 26、 24脚相连，百兆网口通 讯单元3的AO脚与A/D转换芯片1-2-1-1 、 1-2-1-2、 1-2-1-3、 1-2-1-4、 1-2-1-5的BYTE脚相连，百兆网口通讯单元3的ESET脚和SEN脚分别 与逻辑控制单元1-3的3脚和1脚相连，百兆网口通讯单元3的 SD
-SD[7]与双通电平转换芯片2-3的数据输出端相连，其中SA[7] 脚与逻辑控制单元1-3的41脚相连，百兆网口通讯单元3的IRO、 OWR、 ORD端依次与逻辑控制单元1-3的44、 43、 42脚相连。图1用于百兆网 口同步精密数据采集器，并等待外接同步触发信号的采集指令。信号调 理单元1-1接收一路模拟输入信号，并将该模拟输入信号经过放大及滤 波处理后输出作为与A/D转换单元1-2的输入端相匹配的模拟信号;A/D 转换单元1-2的输入端接收一个信号调理单元1-1输出的上述模拟信 号，并将上述模拟信号转换为并行数字信号输出；DSP采集单元2的采 集数据传输端通过百兆网口通讯单元3与外设工控机4相连，完成工控 机与处理器的通讯；DSP采集单元2通过逻辑控制单元1-3对各个部分选通工作，并将A/D转换单元1-2输出的数据经简单处理后由网口通讯 单元3移交给外设工控机4进行进一步的数据分析处理。
本发明的处理程序被存放于EPR0M存储器2-2，数据隔离单元1-2-2 中使程序和数据分离，系统稳定性和运行速率得到提高。
图2用于实现模拟数据调理，模拟数据经过信号调理单元1-1与A/D 转换单元1-2一相匹—配的输入信号—。
图3和图4用于采样控制、数据处理和与工控机的通讯功能。DSP 中央芯片2的A20-A23、 R/W、 STRB脚分别接与逻辑控制单元1-3的23、 24、 25、 30、 13、 12脚通过逻辑控制单元2的译码给A/D转换单元l-2、 双通电平转换器2-3、 EPROM存储器2-2、百兆网口通讯单元3的控制端 口。外设工控机4与DSP中央芯片2靠中断方式通讯，当外设工控机4 给百兆网口通讯单元3 —个数据读取命令后，同时同步触发信号给逻辑 控制单元1-3同步采样指令，DSP采集单元2进入中断处理程序，DSP 釆集单元2将控制信号传给逻辑控制单元1-3，逻辑控制单元1-3发出 信号打开选通的信号采集通道，结构振动信号进入采集板并转化为数字 信号，数字信号通过总线被DSP采集单元2所接收，数字信号经过DSP 采集单元2处理和分析后，经过百兆网口单元3传出给外设的计算机。
10
权利要求
1、一种百兆网口同步精密数据采集器，其特征在于包括采集板(1)、DSP采集单元(2)、百兆网口通讯单元(3)、外设工控机(4)，采集板(1)包括多路信号调理单元(1-1)及其A/D转换单元(1-2)、一同步采集触发单元(1-4)和一逻辑控制单元(1-3)，其中采集板的每个信号调理单元(1-1)接收一路模拟输入信号(5)，并将该模拟输入信号经过放大及滤波处理后输出作为与其A/D转换单元(1-2)的输入端相匹配的模拟信号，A/D转换单元将该模拟信号转换为并行数字信号输出到DSP采集单元(2)，DSP采集单元(2)的采集数据传输端通过百兆网口通讯单元(3)与外设工控机(4)相连，采集板(1)上的同步触发单元的输出端与该采集板(1)的逻辑控制单元(1-3)的输入端相连，DSP采集单元(2)通过采集板的逻辑控制单元(1-3)进行选通。
2、 根据权利要求1所述的百兆网口同步精密数据采集器，其特 征在于采集板(1)上的逻辑控制单元(1-3)的A/D转换控制输出 端连接该采集板(1)上的A/D转换单元(1-2)的控制输入端，采集 板(1)上的逻辑控制单元(1-3)的程序控制输出端连接该采集板(1) 上的EPROM存储器(2-2)的控制输入端，采集板(1)上的逻辑控制 单元(1-3)的百兆网口通讯控制输出端连接该采集板(1)上的百兆 网口通讯接口单元(4)的控制输入端，采集板(1)上的逻辑控制单 元(1-3)的多个数据隔离控制输出端连接该采集板(1)上的每个数 据隔离芯片(1-2-2-1). (1-2-2-2). (1-2-2-3). (1-2-2-4). (1-2-2-5) 的控制输入端。
3、 根据权利要求1所述的百兆网口同步精密数据采集器，其特 征在于所述百兆网口通讯单元(3)的串口与电平转换芯片(2-3) 的输入端相连来完成DSP采集单元(2)与外设工控机(4)的通讯。
4、 根据权利要求1或2所述的百兆网口同步精密数据采集器， 其特征在于所述A/D转换单元(1-2 )采用8位模数转换器(1-2-1)， 所述信号调理单元(1-1)是一个电压放大电路，其同步采集触发单 元(1-4)釆用外加信号方式产生一个电平触发信号，所述逻辑控制 单元(1-4)的23、 24、 25、 30脚依次与DSP中央芯片(2-1)的1、 144、 142、 141四个地址脚相连，其41 (STRB)、 42 (R/w)、 19、 20 脚依次与DSP中央芯片的12、 13、 120(INT2)、 121 (INT1)脚相连接，其14脚与同步触发单元(1-4)相连，其11脚与EPR0M存储器(2-2) 的22脚(0ENPP)相连，其3、 1、 41、 42、 43、 44脚依次与百兆网 口通讯单元(3)的3 (ESET)、 1 (SEN)、 33 (SD[7])、 19(0RD)、 18歸)、16(IR0)脚相连，其31 、32脚依次与双通电平转换器(2-3) 的19 (0E)、 1 (DIR)脚相连，，其12、 13依次与DSP中央芯片(2-1) 的40(STRB)、 41(R/W)脚相连，其34、 33、 35、 37、 40脚依次与数 据隔离芯片(1-2-2-1)的19 (0E)、数据隔离芯片(1-2-2-2)的19 (0E)、数据隔离芯片(1-2-2-3)的19(0E)、数据隔离芯片(1-2-2-4) 的19 (0E)、数据隔离芯片(1-2-2-5)的19 (0E)脚相连，其36脚 与A/D转换芯片(1-2-1-1)的24(R/C)脚、A/D转换芯片(1-2-1-2) 的24(R/C)脚、A/D转换芯片(1-2-1-3)的24(R/C)脚、A/D转换芯 片(1-2-1-4)的24(R/C)脚、A/D转换芯片(1-2-1-5)的24(R/C) 脚相连。
5、 根据权利要求1或3所述的百兆网口同步精密数据采集器， 其特征在于所述DSP采集单元(2)由DSP中央芯片(2-1)、双通 电平转换器(2-3)、 EPROM存储器(2-2)、复位电路(2-4)组成， DSP中央芯片(2-1)的DO至D7脚通过八位数据线与双通电平转换 器(2-3)的八个输入端相连，双通电平转换器(2-3)的八个输出端 分别连接EPROM存储器(5-3)的八位数据输入端、百兆网口通讯单 元(3)的八位数据输入端和双通电平转换器(2-3)的八个输入端， EPROM存储器(2-2)的十六位地址输入端连接DSP中央芯片(2-1) 的A0-A15脚，DSP中央芯片(2-1)的A0-A4脚连接百兆网口口通讯 单元(3)的五位地址线，DSP中央芯片(5-6)的A20-A23、读写脚 和STRB脚连接逻辑控制单元(1-3)的23、 24、 25、 30、 13、 12脚， DSP中央芯片(2-1)的第一中断源与逻辑控制单元(1-3)的20脚 相连，DSP中央芯片(2-1)的第二中断源与逻辑控制单元的19脚相 连。
6、 根据权利要求3所述的百兆网口同步精密数据采集器，其特 征在于所述百兆网口通讯单元(3)的AO-A4依次与DSP中央芯片(2-1)的30、 29、 27、 26、 24脚相连，百兆网口通讯单元(3)的 AO脚与A/D转换芯片(1-2-1-1 )、 (1-2-1-2)、 (1-2-1-3)、 (1-2+4)、(1-2-1-5)的BYTE脚相连，百兆网口通讯单元(3)的ESET脚和 SEN脚分别与逻辑控制单元(1-3)的3脚和1脚相连，百兆网口通 讯单元(3)的.SD
-SD[7]与双通电平转换芯片(2-3)的数据输出端相连，其中SA[7]脚与逻辑控制单元(1-3)的41脚相连，百兆网 口通讯单元(3)的IR0、 0WR、 0RD端依次与逻辑控制单元(1-3)的 44、 43、 42脚相连。
全文摘要
本发明涉及高速率数据采集，尤其是一种百兆网口同步精密数据采集器，该采集器采用8位A/D转换器将模拟信号转换为高精度的数字信号，该数字信号通过锁存使振动数据信号按照给定的时序被DSP采集单元所接收，工控机按所需从DSP读取信息，能根据检测者的要求随时通过外设的计算机读取结构振动数据；此外，本发明提供了8位高精度的振动信号数据，并使其在计算机上大量存储，具有百兆网口同步精密数据采集、工作可靠、能满足同步要求和容易推广实施的优点。
文档编号G06F17/40GK101620639SQ200910069929
公开日2010年1月6日 申请日期2009年7月28日 优先权日2009年7月28日
发明者娜 唐, 尚利军, 赵长有 申请人:依诺维信科技(天津)有限公司