像素电路、显示装置及电子设备的制作方法

专利名称：像素电路、显示装置及电子设备的制作方法
技术领域：
本发明涉及一种通过晶体管来驱动发光元件的像素电路、一种包括排列成矩阵形
式的多个上述像素电路以便显示图像的显示装置和合并了上述显示装置的电子设备。
背景技术：
例如，在日本待审专利申请公开No. 2007-133369中公开了一种通过晶体管来驱 动发光元件的像素电路。该像素电路被设置在衬底上，该衬底上设置有供应视频信号的至 少一条信号线和供应控制脉冲信号的至少一条扫描线。所述像素电路主要包括采样晶体 管、驱动晶体管和发光元件。所述采样晶体管响应从所述扫描线供应的控制脉冲信号而被 导通并获得从所述信号线供应的视频信号。所述驱动晶体管基于获得的视频信号为发光元 件提供驱动电流。所述发光元件由于该驱动电流而发光，其中光的亮度取决于视频信号。

发明内容
根据过去使用的像素电路，通过半导体工艺在衬底上设置薄膜晶体管。所述薄膜 晶体管的阈值电压呈现出变化。如果基于视频信号来驱动发光元件的驱动晶体管的阈值电 压表现出变化，发射的光的亮度就变化，使得降低了显示装置的屏幕图像的均匀性。
过去使用的像素电路合并了对驱动晶体管的阈值电压变化进行校正的功能(阈 值电压校正功能)。但是必须提供附加的晶体管以便将该阈值电压校正功能并入到像素电 路中。在日本待审专利申请公布No. 2007-133369中公开的像素电路包括了总计六个晶体 管。当在像素电路中集成和设置较多晶体管时，减小像素的大小就变得困难，对于实现高精 度的显示装置而言这造成了待解决的问题。 因此，完成了本发明，以提供一种通过使用较少数量的晶体管器件来实现阈值电
压校正功能的像素电路。由此，根据本发明实施例的像素电路被设置在衬底上，在所述衬底
上设置有信号电位和基准电位在其中交替切换的信号线、供应第一控制脉冲信号的第一
扫描线、供应第二控制脉冲信号的第二扫描线、固定电源线和在第一电位和第二电位间切
换的可变电源线，其中所述像素电路包括电容元件；连接在信号线和所述电容元件的一
端之间的采样晶体管，其中所述采样晶体管的栅极被连接到第一扫描线；栅极被连接到所
述电容元件的另一端的驱动晶体管，其中所述驱动晶体管的漏极和源极中的一个被连接到
所述固定电源线；栅极被连接到第二扫描线的初始化晶体管，其中所述初始化晶体管被连
接在所述电容元件的所述另一端与所述驱动晶体管的漏极和源极中的另一个之间；以及连
接在所述可变电源线与所述驱动晶体管的漏极和源极中的所述另一个之间的发光元件。 优选地，当可变电源线保持在第一电位时，经由采样晶体管向电容元件的一端施
加信号电位，同时初始化晶体管被导通，其中当经由采样晶体管向所述电容元件的一端施
加基准电位时初始化晶体管被关断，当可变电源线从第一电位切换到第二电位时采样晶体
管被关断。此外，当可变电源线保持在第一电位且信号线保持在信号电位时，采样晶体管被
导通同时初始化晶体管被导通，其中当信号线从信号电位切换为基准电位时初始化晶体管
4被关断，当可变电源线从第一电位切换为第二电位时采样晶体管被关断。 根据本发明的实施例，像素电路包括采样晶体管、驱动晶体管和初始化晶体管。晶
体管器件的数量被显著地减少，从而减小了像素电路的大小。因此，在大小方面减小了像素
电路，但仍然将可以减少发光元件的亮度变化的阈值电压校正功能合并到像素电路中。


图1A是示出了根据参考技术的显示装置的整体配置的框图； 图IB是示出了根据上述参考技术的像素的配置的电路图； 图2A是根据上述参考技术的像素电路图； 图2B是根据上述参考技术的像素的等效电路图； 图2C是根据上述参考技术的像素的另一等效电路图； 图2D是根据上述参考技术的像素的另一等效电路图； 图2E是根据上述参考技术的像素的另一等效电路图； 图3A是示出了根据上述参考技术的操作顺序的示意图； 图3B是用来描述根据上述参考技术执行的操作的时序图； 图4A是示出了根据本发明实施例的显示装置和像素电路的电路图； 图4B是用来描述根据实施例执行的操作的等效电路图； 图4C是用来描述根据实施例执行的操作的另一等效电路图； 图4D是用来描述根据实施例执行的操作的另一等效电路图； 图4E是用来描述根据实施例执行的操作的另一等效电路图； 图4F是用来描述根据实施例执行的操作的时序图； 图5是根据本发明的一个应用的显示装置的器件结构的横截面视图； 图6是根据上述应用的显示装置的模块配置的平面图； 图7是包括根据上述应用的显示装置的电视机的透视图； 图8是包括根据上述应用的显示装置的数码相机的透视图； 图9是包括根据上述应用的显示装置的笔记本型个人电脑的透视图； 图10是包括根据上述应用的显示装置的移动终端设备的示意图；以及 图11是包括根据上述应用的显示装置的摄像机的透视图。
具体实施例方式
下文中将描述用来实现本发明的最佳模式(下文中称作实施例)。描述将按照参 考技术、实施例和应用的顺序进行。
参考技术 [OO32][总体配置] 图IA是作为阐明本发明背景的参考技术的显示装置100的总体框图。本发明是 对参考技术的改进。如图1A中所示，上述的显示装置IOO主要包括像素阵列部件102和驱 动部件。像素阵列部件102包括第一行状(line-like)扫描线WSL和第二行状扫描线ISL。 此外，与上述扫描线WSL和ISL平行地提供第三扫描线DSL。为了标出扫描线WSL中的每 个、扫描线ISL中的每个和扫描线DSL中的每个，扫描线WSL、扫描线ISL和扫描线DSL用附图标记101到10m来表示，其中符号m表示行号。 像素阵列部件102还包括列状(file-like)的信号线DTL。为了标出信号线DTL 中的每个，用附图标记101到lOn来表示信号线DTL，其中符号n表示列号。此外，像素阵列 部件102包括设置成矩阵形式的像素(PXLC)101，其中PXLC 101中的每个被设置在行状扫 描线WSL和列状信号线DTL彼此交叉的部分。上述像素阵列部件102被集成和设置在衬底 上。 另一方面，在像素阵列部件102周围设置的驱动部件包括电源扫描器(DSCN) 104、 写入扫描器(WSCN)105、初始化扫描器(ISCN)106、水平选择器(HSEL)103等。
写入扫描器105顺序地扫描扫描线WSL 101到10m并向扫描线WSL101到10m中 的每个传送第一控制脉冲信号。与由写入扫描器105执行的顺序线扫描同步，初始化扫描 器106向第二扫描线ISL IOI到ISL 10m传送第二控制脉冲信号。与所述顺序线扫描同步， 电源扫描器104向第三扫描线DSL 101到DSL 10m顺序地传送第三控制脉冲信号。写入扫 描器105、初始化扫描器106和电源扫描器104中的每个都包括移位寄存器，且开始脉冲信 号ST和时钟信号CK从外部传送给每个移位寄存器，使得这些移位寄存器可以彼此同步地 工作。此外，使能信号EN1和EN2从外部传送给移位寄存器中的每个，以对第一控制脉冲信 号和/或第二控制脉冲信号的波形整形。 另一方面，与在部分扫描器104、105和106上执行的所述顺序线扫描同步，水平选 择器103向信号线DTL 101到DTL 10n中的每个传送视频信号。
[像素的电路配置] 图1B是示出了包括在图1A所示的显示装置100的像素阵列部件102中的像素电 路IOI的配置的电路图。如图1B所示，像素电路101包括六个晶体管、单个发光元件EL和 单个电容元件(像素电容器)Cs，所述六个晶体管包括第一采样晶体管WSTrl和第二采样晶 体管WSTr2、驱动晶体管DrTr、初始化晶体管INITr、第一开关晶体管DSTrl和第二开关晶体 管DSTr2。六个晶体管中的每个晶体管被提供为P沟道晶体管。 第一采样晶体管WSTrl的一对控制端(源极和漏极)连接在信号线DTL和像素电 容器Cs的输入端之间。第一采样晶体管WSTrl的控制端
(栅极)连接到第一扫描线WSL。 驱动晶体管DrTr的控制端(栅极)连接到像素电容器Cs的输出端。驱动晶体管 DrTr的另一电流端(源极)连接到电源线VCCP。 第二采样晶体管WSTr2的一对电流端被连接在像素电容器Cs的输出端和驱动晶 体管DrTr的另一个电流端(漏极)之间。第二采样晶体管WSTr2的控制端连接到第一扫 描线WSL。换句话说，利用扫描线WSL来同时地对第一采样晶体管WSTrl和第二采样晶体管 WSTr2进行通/断控制。 初始化晶体管INITr的一对电流端连接在驱动晶体管DrTr的漏极和初始化电位 Vini之间。初始化晶体管INITr的控制端连接到第二扫描线ISL。 第一开关晶体管DSTrl的一个电流端连接到驱动晶体管DrTr的漏极，另一个电流 端被连接到发光元件EL的阳极。发光元件EL的阴极连接到阴极电位Vcath。第一开关晶 体管DSTrl的控制端(栅极)连接到第三扫描线DSL。 第二开关晶体管DSTr2的一个电流端连接到像素电容器Cs的输入端，另一个电流端连接到初始化电位Vini。第二开关晶体管DSTr2的栅极连接到第三扫描线DSL。因此， 第二开关晶体管DSTr2和第一开关晶体管DSTrl都响应于从第三扫描线DSL传送来的第三 控制脉冲信号而执行通/断操作。 图2A是示意性地示出设置在图1B所示的显示装置100中的像素电路101中的一 个的电路图。在下文中，将基于上述电路图详细地描述像素电路101的操作。基本上，图2A 中示出的像素电路101以预定顺序在单个场中执行初始化操作、阈值电压校正操作、准备 操作和发光操作。 图2B是示出像素电路101的初始化操作的示意图。在初始化操作期间，开关晶 体管DSTrl和开关晶体管DSTr2被关断。另一方面，其余的晶体管(包括第一采样晶体管 WSTrl和第二采样晶体管WSTr2和初始化晶体管INITr)被导通。当第一采样晶体管WSTrl 和第二采样晶体管WSTr2被导通时，利用从信号线DTL传送的视频信号对像素电容器Cs的 输入端充电。另一方面，当初始化晶体管INITr和第二采样晶体管WSTr2被导通时，初始化 电位Vini被施加给驱动晶体管DrTr的栅极和漏极。因而，由于该初始化电位Vini，驱动晶 体管DrTr的栅极和漏极的电位变得彼此相等，从而完成了初始化。
[阈值电压校正操作] 图2C示出了由像素电路101执行的阈值电压校正操作。在该图中，初始化晶体管 INITr关断，使得不再固定施加到驱动晶体管DrTr的漏极的初始化电位Vini。这时，驱动 晶体管DrTr的栅极电位Vg已通过初始化电位Vini被初始化，使得驱动晶体管DrTr导通。 即，预先设定初始化电位Vini，使得驱动晶体管DrTr的源极电位(VCCP)和栅极电位Vg之 间的差值超过驱动晶体管DrTr的阈值电压Vth的值。当驱动晶体管DrTr导通时，漏极电 流Ids从电源电位VCCP处流出，且利用该漏极电流Ids对像素电容器Cs进行充电。因此， 增加了驱动晶体管DrTr的栅极电位Vg。当驱动晶体管DrTr的源极电位和栅极电位Vg之 间的差值达到阈值电压Vth的值时，上述栅极电位的增加停止。上述过程表示阈值电压校 正操作。上述校正操作允许将用来抵消驱动晶体管DrTr的阈值电压Vth的电位数据写入 到像素电容器Cs中。经由阈值电压校正操作抵消了驱动晶体管DrTr的阈值电压Vth。因 此，即使阈值电压Vth的值呈现出变化，也不会由于该变化而产生影响。
上述阈值电压校正操作用下文所示的等式来表示。首先，因为驱动晶体管DrTr是 P沟道晶体管，所以饱和区中获得的电流用如下等式(1)表示。其中，符号Ids表示在漏极 和源极之间流动的电流、符号Vgs表示在栅极和源极之间获得的电压、符号ii表示迁移率 且符号k表示大小因数。 Ids = kii (IVgs卜Vth)2 ...等式(l) 因为由于阈值电压校正操作导致栅极电位Vg的值增长到阈值电压Vth的值，所以 栅极电位Vg表示为如下的等式(2)，其中符号Vsig表示视频信号电位。
Vg = Vsig-Vth等式(2) [OO55][准备操作] 图2D示出了在为像素电路做准备的时段期间获得的等效电路。在所述准备时段 期间，第一采样晶体管WSTrl和第二采样晶体管WSTr2都被关断。上述准备时段允许防止 第一采样晶体管WSTrl和第二采样晶体管WSTr2由于随后将执行的操作而被导通。因而， 减少了操作故障。[OO57][发光操作] 图2E是示出像素电路101在发光操作状态中的等效电路图。在图中，第二开关晶 体管DSTr2被导通，且利用视频信号Vsig进行充电的像素电容器Cs的输入端部分的值变 成初始化电位Vini的值，使得视频信号Vsig与像素电容器Cs的输出端部分(即驱动晶体 管DrTr的栅极部分)电容耦合。此外，在第二开关晶体管DSTr2导通的同时，第一开关晶体 管DSTrl也被导通，使得驱动晶体管DrTr的漏极连接到发光元件EL。因此，驱动电流Ids 从驱动晶体管DrTr流入发光元件EL，使得发光元件EL发光。 上述电路用下列等式表示。首先，驱动晶体管DrTr的源极电位Vs用如下等式(3) 表示，其中符号Vcc表示电源线VCCP的电位。
Vs = Vcc ...等式(3) 栅极电位Vg用等式(2)表示。因为等式Vgs = Vg-Vs成立，所以基于等式(2)和 等式(3)，等式Vgs二Vsig-Vth-Vcc也成立。当用符号Vsig来表示视频信号的采样电位并 用符号Vdata来表示代表发光亮度的数据电位时，用如下等式(4)来表示采样电位和数据 电位之间的关系。 Vsig = Vcc-Vdata ...等式(4) 把等式(4)代入上述等式Vgs = Vsig-Vth-Vcc，并整理该等式，得到了如下等式 (5)。 | Vgs | = Vdata+Vth 等式(5) 当把等式(5)代入等式(1)时，得到如下等式(6)。 Ids = kii (Vdata)2 等式(6) 这样可以得到与数据电位Vdata的平方成比例的驱动电流Ids。因为等式(6)中 不包括Vth项，所以流入发光元件EL的驱动电流Ids不受驱动晶体管DrTr的阈值电压Vth 的影响。[控制顺序] 图3A是示出了提供给第一扫描线到第三扫描线的控制脉冲信号的顺序的示意 图。在上述示意图中，用符号WS表示施加到第一扫描线WSL的控制脉冲信号，用符号INIS 表示施加到第二扫描线ISL的控制脉冲信号，用符号DS表示施加到第三扫描线DSL的控制 脉冲信号。如上所述，在上述参考技术中示出的像素电路中的每个都是P沟道晶体管。因 此当控制脉冲信号的电平为高时，晶体管处于关断状态。当控制脉冲信号的电平变为低电 平时，晶体管被导通。 当发光时段(E)和准备时段(D)在前一个场中结束时，晶体管进入初始化时段 (B)，在该初始化时段内控制脉冲信号INIS和控制脉冲信号WS中每个的电平都变为低同时 控制脉冲信号DS维持在高电平。然后当晶体管进入阈值电压校正时段(C)时，控制脉冲信 号INIS的电平由低变高，以执行图2C中示出的阈值电压校正操作。然后，当所述处理向前 进行使得晶体管进入准备时段(D)时，控制脉冲信号WS的电平由低电平切换为高电平。最 终，当晶体管进入发光时段(E)时，控制脉冲信号DS的电平由高电平切换为低电平，所以执 行图2E中示出的发光操作。
[时序图] 图3B是示出了控制脉冲信号INIS、控制脉冲信号WS和控制脉冲信号DS中每个的波形的时序图。在上述时序图中，对齐了时间轴并示出了施加到信号线DTL的信号电位 Vdata的变化。此外，上述时序图示出了驱动晶体管DrTr的源极电位Vs和栅极电位Vg中 每个的变化。如上所述，源极电位Vs的值维持为固定电位Vcc的值。 首先，在初始化时段(B)期间，控制脉冲信号INIS的电平变为低且初始化晶体管
INITr导通，驱动晶体管DrTr的栅极电位Vg被初始化为初始化电位Vini。 接下来，当晶体管进入阈值电压校正时段(C)时，控制脉冲信号INIS回到高电平
同时控制脉冲信号WS维持在低电平。因为驱动晶体管DrTr导通同时信号线电位Vsig被
写入驱动晶体管DrTr的源极，所以信号线电位Vsig对像素电容器Cs进行充电，阈值电压
校正操作得以执行。 随后晶体管继续进入发光时段(E)，于是控制脉冲信号DS的电平变为低，驱动电 流从驱动晶体管DrTr流入发光元件EL。
实施例
[电路配置] 图4A是示出了根据本发明实施例的显示装置和像素电路的配置的示意性电路 图。与根据上述参考技术的包括六个元件的像素电路相比，根据上述实施例的像素电路中 设置的元件数量是三个，即是参考技术的像素电路的元件数量的一半。与上述配置不同，向 信号线DTL传送的视频信号在信号电位和基准电位之间切换。此外，发光元件EL的阴极电 位(电源电位)变为双态电位。 根据本发明实施例的显示装置主要包括像素阵列部件102和驱动部件。像素阵列 部件包括列状信号线DTL、第一行状扫描线WSL、第二行状扫描线ISL、固定电源线CPL、可变 电源线VPL和设置成矩阵形式的像素电路101，其中像素电路101被设置在各个信号线DTL 和各个第一扫描线WSL彼此交叉的部分。 所述驱动部件包括写入扫描器105、初始化扫描器106、信号驱动器103和电源电 路114。写入扫描器105向第一扫描线WSL中的每个传送第一控制脉冲信号WS。初始化扫 描器106向第二扫描线ISL中的每个传送第二控制脉冲信号INIS。信号驱动器(水平选择 器)103向信号线DTL中的每个交替传送信号电位Vdata和基准电位Vo。电源电路114在 第一电位Vss(H)和第二电位Vss(L)之间切换可变电源线VPL。 像素电路101包括电容元件(像素电容器)Cs、采样晶体管WSTr、驱动晶体管 DrTr、初始化晶体管INITr和发光元件EL。 像素电容器Cs包括输入端和输出端。采样晶体管WSTr的一对电流端连接在信号 线DTL和像素电容器Cs的输入端之间，且采样晶体管WSTr的控制端(栅极)连接到第一 扫描线WSL。驱动晶体管DrTr的控制端(栅极)连接到像素电容器Cs的输出端，且另一 电流端(源极)连接到固定电源线CPL。初始化晶体管INITr的控制端(栅极)连接到第 二扫描线ISL，且一对电流端(源极/漏极)连接到像素电容器Cs的输出端和驱动晶体管 DrTr的另一电流端(漏极)。发光元件EL连接在可变电源线VPL和驱动晶体管DrTr的所 述另一电流端(漏极)之间。上述发光元件EL是包括阳极和阴极的双端元件。例如，上述 发光元件EL包括有机电致发光(Electroluminescence,EL)器件。所述阳极连接到驱动晶 体管DrTr的漏极而阴极连接到可变电源线VPL。其中，上述可变电源线VPL被设置成与扫 描线WSL平行。利用写入扫描器105对列状扫描线WSL进行线序扫描。与上述线序扫描同步，利用电源电路114在电位Vss(H)和电位Vss(L)之间线序切换行状的可变电源线VPL 的电位。[写入准备操作和阈值电压校正操作] 在下文中将详细地描述图4中示出的上述显示装置的操作。图4B是示出了由上 述显示装置和上述像素电路执行的信号写入准备/阈值电压校正操作的等效电路图。根据 图4B，向信号线DTL施加信号电位Vdata。向固定电源线施加固定电位Vcc。向可变电源线 施加第一电位Vss(H)。因此，采样晶体管WSTr被导通。因而，像素电容器Cs的输入端被直 接连接到信号线DTL，使得将信号电位Vdata施加到像素电容器Cs的输入端。
另一方面，初始化晶体管INITr被导通，使得驱动晶体管DrTr的栅极和漏极直接 连接到初始化晶体管INITr。此外，发光元件EL的阴极达到第一电位Vss(H)。上述电位 Vss(H)被设置成当发光元件EL进入反向偏置状态时的电平。因此二极管型的发光元件EL 处于关断状态。取决于驱动晶体管DrTr，漏极电流Ids从维持在固定电位Vcc的源极流向与 发光元件EL的阳极连接的漏极。但是，因为发光元件EL处于反向偏置状态，所以漏极电流 Ids并不会流向发光元件EL的阴极部分。上述电流流向像素电容器Cs的输出端部分(即 驱动晶体管DrTr的栅极部分)。当在驱动晶体管DrTr的源极和栅极之间获得的电位Vgs 的值达到阈值电压Vth的值时，驱动晶体管DrTr被断开。由于上述操作，驱动晶体管DrTr 栅极(像素电容器Cs的输出端)电位Vg被表示为Vcc-Vth。 [OOSS][信号电位的写入操作] 图4C是示出了由像素电路执行的信号写入操作的等效电路图。从图4B示出的 阈值电压校正操作到信号写入操作的切换允许关断初始化晶体管INITr和将驱动晶体管 DrTr的栅极和漏极彼此分开。在上述状态下，信号线DTL的电位从信号电位Vdata切换为 基准电位Vo。像素电容器Cs的输入端的电位从电位Vdata变为基准电位Vo。由于上述电 位变化引起从像素电容器Cs的输入端向像素电容器Cs的输出端的耦合，并且数据被写入 驱动晶体管DrTr的栅极。即驱动晶体管DrTr的栅极电位Vg可表示为Vcc-Vth-Vdata+Vo。 [OOSS][发光操作] 图4D是示出了像素电路的发光操作的等效电路图。当从图4C中示出的信号写 入操作进行至发光操作时，采样晶体管WSTr被关断从而像素电容器Cs的输入端从信号线 DTL断开。因此，驱动晶体管DrTr的栅极电位Vg的值不受信号线DTL —侧发生的电位变 化的影响，而维持在被表示为Vcc-Vth-Vdata+Vo的电位。在栅极电位Vg的这些项中，前 两项(Vcc-Vth)是阈值电压抵消项，后两项(-Vdata+Vo)表示确定发光亮度的数据。在此 状态下，发光元件EL的阴极一侧的电位从第一电位Vss(H)向下变化到第二电位Vss(L)。 因此，发光元件EL的反向偏置状态被撤消，使得发光元件EL进入正向偏置状态。因此， 驱动电流Ids从驱动晶体管DrTr流入发光元件EL，使得发光元件EL发出具有预设亮度 的光。驱动电流Ids取决于驱动晶体管DrTr的栅极电压Vgs，其中数值表达式Vgs = Vcc-(Vcc-Vth-Vdata+Vo) = Vth+Vdata-Vo成立。净信号分量被表示为项Vdata-Vo。即信 号电位Vdata和基准电位Vo之间的差值表示净信号分量。
[熄光(Lights-0ut)操作] 从图4D中示出的发光时段转入不发光时段后，执行在图4E中示出的熄光操作。 发光时间在单个场和/或单个帧内所占据的比例表示占空比。通过改变占空比可调节屏幕亮度。在熄光操作期间，发光元件EL的阴极电位从第二电位Vss(L)向上变化为第一电位 Vss(H)。因此，发光元件EL回到没有驱动电流Ids流过的反向偏置状态。因此，发光元件 EL从发光状态切换到熄光状态。另一方面，驱动晶体管DrTr的栅极电位Vg仍然维持在由 数值表达式Vcc-Vth-Vdata+Vo表示的状态。因为驱动晶体管DrTr的栅极电压Vgs的值超 过了阈值电压Vth的值，所以驱动晶体管DrTr在熄光状态下维持在导通状态。此后，转入 下一个场和/或下一个帧，以便再次执行图4B中示出的阈值电压校正操作。
[时序图] 图4F是用来描述图4A中示出的上述像素电路和显示装置的操作的时序图。在上 述时序图中，对齐了时间轴并示出了控制脉冲信号INIS和控制脉冲信号WS的波形中的每 个波形的变化。与上述波形变化同步地示出了可变电源线的电位Vss(H)和/或电位Vss(L) 的变化。此外，示出了信号线DTL的电位变化。在单个水平循环内信号线DTL的电位从电 位Vdata切换为基准电位Vo。此外，还示出了驱动晶体管DrTr的栅极电位Vg和源极电位 Vs中的每个电位的变化。如上所述，源极电位Vs—直维持在固定电位Vcc。另一方面，在 图4F中示出的阈值电压校正时段(B)、信号写入时段(C)、发光时段(D)和不发光时段(E) 中的每个时段内，栅极电位Vg变化。 在阈值电压校正时段(B)期间，信号线DTL输入信号电位Vdata(n)且可变电源线 维持在第一电位Vss (H)。此时，采样晶体管WSTr响应第一控制脉冲信号WS而被导通，从而 信号电位Vdata被写入到电容元件Cs的输入端部分。同时，初始化晶体管INITr响应第二 控制脉冲信号INIS而导通，从而用于抵消驱动晶体管DrTr的阈值电压Vth的电位数据被 写入到电容元件Cs的输出端部分。 接着，当进行到信号写入时段(C)时，初始化晶体管INITr被关断，同时信号线DTL 的电位从信号电位Vdata(n)切换为基准电位Vo而采样晶体管WSTr维持在导通状态。因 此，产生电容耦合从而信号电位Vdata(n)从电容元件Cs的输入端部分被写入到输出端部 分。 接着，当进行到发光时段(D)时，采样晶体管WSTr被关断且可变电源线的电位从 第一电位Vss(H)切换为第二电位(L)，使得发光元件EL发光。 因此，如果转到不发光时段(E)，可变电源线的电位从第二电位Vss(L)切换为第 一电位(H)。因此，发光元件EL的状态从发光状态改变为不发光状态。
[应用] 根据本发明实施例的显示装置包括图5中示出的示例性的薄膜器件结构。图5中 示出的薄膜晶体管(Thin-Film-Transistor， TFT)部件具有底栅结构(栅极电极被设置在 沟道多晶硅层下)。另外，该薄膜晶体管部件可具有各种结构，包括夹层栅极结构(其中， 沟道多晶硅层被夹在设置在沟道多晶硅层上面和下面的栅电极之间)、顶栅结构(其中，栅 电极被设置在沟道多晶硅层上)等等。图5示出了被设置在绝缘衬底上的像素的示意性横 截面结构。如图5中所示，像素包括晶体管部件、电容部件和发光部件，所述晶体管部件包 括多个薄膜晶体管(在图5中示例性地示出了单个薄膜晶体管)，所述电容部件包括像素电 容器，所述发光部件包括有机电致发光器件或类似器件。晶体管部件和/或电容部件通过 薄膜晶体管工艺被提供在衬底上，并在该晶体管部件和/或该电容部件上堆叠包括有机电 致发光器件或类似器件的发光部件。透明的对向基板(co皿tersubstrate)通过粘合剂被固定在发光部件上，由此实现了平板显示板。 如图6中所示，根据本发明实施例的显示装置包括模块化的平板显示装置。例如， 提供了像素阵列部件，该像素阵列部件包括以矩阵形式集成到绝缘衬底上的像素，其中每 个像素包括有机电致发光器件、薄膜晶体管、薄膜电容器等等。然后，在像素阵列部件(像 素矩阵部件)周围提供粘合剂，从而在像素阵列部件上固定包括玻璃或类似材料的对向基 板，由此实现了显示模块。可根据需要向上述透明的对向基板提供滤色器、保护膜、光屏蔽 膜等等。上述显示模块可包括作为连接器的柔性印刷电路(FlexiblePrint Circuit,FPC)， 所述连接器被设置成外部输入信号等给像素阵列部件和/或从像素阵列部件向外部输出 信号等。 成平板形的上述显示装置可使用在包括数码相机、笔记本型个人电脑、手机、摄像 机等的多种电子装置和/或设备上。所述显示装置用于所有领域的电子设备的显示器上， 其中每个显示器都可以显示在电子设备中生成的和/或被传送到电子设备的作为图像和/ 或视频的驱动信号。下文中将描述包括上述显示装置的示例性的电子设备。所述电子设备 主要包括被配置成处理信息的主体以及显示传送给所述主体的信息和/或从所述主体传 送的信息的显示单元。 图7是根据本发明实施例的电视机。所述电视机具有包括前面板12、过滤玻璃板 13等的视频显示屏幕11。该电视机通过将根据本发明实施例的显示装置用作视频显示屏 幕11而得以实现。 图8是根据本发明实施例的数码相机。图8的上部分和下部分分别示出了数码相 机的前面和背面，该数码相机包括成像镜头、用来闪光的闪光单元15、显示单元16、控制开 关、菜单开关、快门19等。该数码相机通过将根据本发明实施例的显示装置用作显示部件 16而得以实现。 图9是根据本发明实施例的笔记本型个人电脑。主体20包括被操作来输入字符 数据等的键盘21。主体盖包括被设置用于显示图像的显示部件22。该个人电脑通过将根 据本发明实施例的显示装置用作显示部件22而得以实现。 图10是根据本发明实施例的移动终端设备。图10的左部分和右部分分别示出了 处于打开状态的该移动终端设备和处于闭合状态的该移动终端设备。上述移动终端设备包 括上盖23、下盖24、连接部件(本说明书中是铰接部件)25、显示部件26、子显示部件27、背 景灯28、照相机29等等。该移动终端设备通过将根据本发明实施例的显示装置用作显示部 件26和/或子显示部件27而得以实现。 图11示出根据本发明实施例的摄像机，其中所述摄像机包括主体30、用来拍摄对 象图像的镜头34(镜头34被设置在向前的侧面上)、在图像拍摄时使用的开始/停止开关 35、监视器36等等。该摄像机通过将根据本发明实施例的显示装置用作监视器36而得以 实现。 本申请包含的主题涉及到2008年11月7号递交日本专利局的日本优先权专利申 请JP 2008-286782中公开的内容，因此通过引用将该申请的整体内容合并于此。
本领域的技术人员应理解，根据设计需要和其它因素，可以在所附权利要求或其 等同的范围内进行各种修改、组合、子组合和变型。
权利要求
一种设置在衬底上的像素电路，在所述衬底上设置有信号电位和基准电位在其中交替切换的信号线、供应第一控制脉冲信号的第一扫描线、供应第二控制脉冲信号的第二扫描线、固定电源线和在第一电位和第二电位间切换的可变电源线，所述像素电路包括电容元件；连接在所述信号线和所述电容元件的一端之间的采样晶体管，其中所述采样晶体管的栅极连接到所述第一扫描线；栅极被连接到所述电容元件的另一端的驱动晶体管，其中所述驱动晶体管的漏极和源极中的一个连接到所述固定电源线；栅极被连接到所述第二扫描线的初始化晶体管，其中所述初始化晶体管连接在所述电容元件的所述另一端与所述驱动晶体管的漏极和源极中的另一个之间；以及连接在所述可变电源线与所述驱动晶体管的漏极和源极中的所述另一个之间的发光元件。
2. 根据权利要求1所述的像素电路，其中当所述可变电源线保持在所述第一电位时， 经由所述采样晶体管施加所述信号电位给所述电容元件的一端，同时所述初始化晶体管被 导通，其中当经由所述采样晶体管向所述电容元件的一端施加所述基准电位时所述初始化 晶体管被关断，以及其中当所述可变电源线从所述第一电位切换为所述第二电位时所述采样晶体管被关断。
3. 根据权利要求1所述的像素电路，其中当所述可变电源线保持在所述第一电位且所 述信号线保持在所述信号电位时，所述采样晶体管被导通同时所述初始化晶体管被导通，其中当所述信号线从所述信号电位切换为所述基准电位时所述初始化晶体管被关断，以及其中当所述可变电源线从所述第一电位切换为所述第二电位时所述采样晶体管被关断。
4. 一种包括像素阵列部件和驱动部件的显示装置，其中所述像素阵列部件包括列向信号线、第一行向扫描线、第二行向扫描线、固定电源 线、可变电源线和排列成矩阵形式的像素电路，其中所述驱动部件包括给第一扫描线和第二扫描线中的每个供应控制脉冲信号的扫 描器、给所述信号线交替地供应信号电位和基准电位的驱动器和在所述第一电位和所述第 二电位间切换所述可变电源线的电源电路，以及其中所述像素电路包括电容元件；连接在所述信号线和所述电容元件的一端之间的采样晶体管，其中所述采样晶体管的 栅极被连接到所述第一扫描线；栅极被连接到所述电容元件的另一端的驱动晶体管，其中所述驱动晶体管的漏极和源 极中的一个被连接到所述固定电源线；栅极被连接到所述第二扫描线的初始化晶体管，其中所述初始化晶体管被连接在所述 电容元件的所述另一端与所述驱动晶体管的漏极和源极中的另一个之间；以及连接在所述可变电源线与所述驱动晶体管的漏极和源极中的所述另一个之间的发光 元件。
5. —种包括根据权利要求4所述的显示装置的电子设备。
6. —种设置在衬底上的像素电路，在所述衬底上设置有信号电位和基准电位在其中 交替切换的信号线、供应第一控制脉冲信号的第一扫描线、供应第二控制脉冲信号的第二扫描线、第一电源线和第二电源线，所述像素电路包括 电容元件；连接在所述信号线和所述电容元件的一端之间的采样晶体管，其中所述采样晶体管的栅极连接到所述第一扫描线；栅极被连接到所述电容元件的另一端的驱动晶体管，其中所述驱动晶体管的漏极和源 极中的一个连接到所述第一电源线；栅极被连接到所述第二扫描线的初始化晶体管，其中所述初始化晶体管连接在所述电 容元件的另一端与所述驱动晶体管的漏极和源极中的所述另一个之间；以及连接在所述第二电源线与所述驱动晶体管的漏极和源极中的所述另一个之间的发光 元件。
7. —种包括像素阵列部件和驱动部件的显示装置，其中所述像素阵列部件包括列向信号线、第一行向扫描线、第二行向扫描线、第一电源 线、第二电源线和排列成矩阵形式的像素电路，其中所述驱动部件包括给第一扫描线和第二扫描线中的每个供应控制脉冲信号的扫 描器以及给所述信号线交替地供应信号电位和基准电位的驱动器，以及其中所述像素电路包括电容元件；连接在所述信号线和所述电容元件的一端之间的采样晶体管，其中所述采样晶体管的 栅极被连接到所述第一扫描线；栅极被连接到所述电容元件的另一端的驱动晶体管，其中所述驱动晶体管的漏极和源 极中的一个被连接到所述第一电源线；栅极被连接到所述第二扫描线的初始化晶体管，其中所述初始化晶体管被连接在所述 电容元件的所述另一端与所述驱动晶体管的漏极和源极中的另一个之间；以及连接在所述第二电源线与所述驱动晶体管的漏极和源极中的所述另一个之间的发光 元件。
8. —种包括根据权利要求7所述的显示装置的电子设备。
全文摘要
提供了一种像素电路、显示装置及电子设备。该像素电路设置在衬底上，在所述衬底上设置有信号线、供应第一控制脉冲信号和第二控制脉冲信号的第一扫描线和第二扫描线、固定电源线和可变电源线，所述像素电路包括电容元件；连接在信号线和电容元件的一端之间的采样晶体管，其中采样晶体管的栅极被连接到第一扫描线；栅极被连接到电容元件的另一端的驱动晶体管，其中驱动晶体管的漏极和源极中的一个连接到固定电源线；栅极被连接到第二扫描线的初始化晶体管，所述初始化晶体管连接在电容元件的所述另一端与所述漏极和源极中的另一个之间；以及连接在可变电源线与所述漏极和源极中的所述另一个之间的发光元件。
文档编号G06F1/16GK101739955SQ20091022082
公开日2010年6月16日 申请日期2009年11月6日 优先权日2008年11月7日
发明者谷龟贵央 申请人:索尼株式会社