专利名称：一种片上系统的性能分析器的制作方法
技术领域：
本发明所涉及的是一种片上系统的性能分析器，尤其是多总线架构片上系统的性能分析器，特别适用于优化片上系统的系统方案。
背景技术：
近年来，片上系统(SOC)的规模越来越大，集成进去的功能和模块也越来越多，一般包括内部存储器、模拟电路、射频电路和数字电路等。图1所示的是一个网络多媒体处理器芯片的结构示意图，芯片内部包括CPU处理器、视频编解码、图形加速器、内部SRAM和众多外设等，内部总线采用多总线架构方式。通常，对于这样一个上千万门规模的片上系统， 任何一家公司都很难全部自己设计，一般都会结合IP (Intellectual Property)授权方式， 购买部分模块IP，而专注于某一应用领域的设计，在系统方案上独具匠心。如图1所示，其中CPU处理器、视频编解码和图形加速器等模块采用IP授权方式。采用IP授权方式带来的问题是，在芯片设计集成阶段，由于受人力资源、市场时间、尤其是FPGA原型平台等因素的影响，很难在芯片流片前充分地完成对系统方案的评估与验证。这就带来了一个风险，流片出来的芯片的性能可能没有达到预期，满足不了系统方案的规范需求，而又没有特别好的手段进行诊断和分析。一个片上系统的系统方案是否优化，关键在于整个片上系统中每个模块是否是以比较合理的方式进行工作，因此需要在芯片内部集成一个诊断与分析模块，用以分析片上各个模块在系统总线中的传输情况，提供一个真实有效的测试数据，进而优化系统方案。这样，即使单个模块的性能没有达到最好状态，但是整个系统是以最佳配置进行工作，整体性能做到了最优状态。
发明内容
本发明的目的在于提供一种片上系统的性能分析器，如图2所示，利用片上系统的SRAM资源，能够实时监测片上系统的任何一个外设在总线上的行为，用以诊断和分析系统，优化软件，提高系统性能。片上系统内部一般都会有较大的片上SRAM，比如用以程序引导的SRAM，参考图1 这样的一个网络多媒体处理器芯片，其程序引导SRAM至少为8KB，甚至更大，在系统程序引导结束后，很多时候这块SRAM是没有被系统使用的。基于这个条件，如图3所示，本发明的片上系统的性能分析器包括一个内部SRAM 接口、控制逻辑和至少一个总线访问统计与采样电路。性能分析器也被作为片上系统的一个外设，受CPU处理器控制，控制逻辑根据CPU处理器发出的指令，配置内部操作模式，指示总线访问统计与采样电路对总线上传输行为进行统计与采样，并将统计与采样结果通过内部SRAM接口写入到内部SRAM。CPU处理器通过控制逻辑，经内部SRAM接口，可访问到内部 SRAM的统计与采样结果，用以系统性能分析。本发明具有的一个特征是，根据片上已有SRAM可用资源大小的不同，可灵活配置采样深度和宽度，不增加片上系统的SRAM资源，只增加少量的控制资源，对芯片的成本几乎没有影响，具有很好的实用性，可用于绝大多数的片上系统。本发明具有的另外一个特征是，在不影响正常功能的使用下，能够对片上任何一条总线上的任何外设在总线上的传输行为进行统计与分析，确保了在线调试的真实性，为系统性能分析提供了真实有效的分析数据。
图1为一个网络多媒体处理器芯片的结构示意图；图2为本发明性能分析器在片上系统的位置示意图；图3为本发明片上系统性能分析器的结构示意图。
具体实施例方式为使本发明的目的、技术方案和优点更加清楚，以下举实施例对本发明进一步说明。参考图3，片上系统性能分析器包括内部SRAM接口、控制逻辑和3个总线访问统计与采样电路。假定片上系统有16KB的SRAM可用，总线#1和#2是64位的AXI总线，总线 #3是32为的AHB总线。AXI总线每次采样结果的数据长度需要1 位(16B)，那么采样深度则为16KB/16B = IK ；AHB总线每次采样结果的数据长度需要64位(8B)，那么采样深度则为 16KB/8B = 2K。每个总线访问统计与采样电路含有一个40位的时标计数器BCNT，对于频率 133MHz的总线，可以连续统计约2. 3个小时的总线访问情况。此外，每个总线访问统计与采样电路有一个总线传输周期计数器BTCNT和一个总线等待周期计数器BWCNT，用以统计分析总线上所有外设总的传输效率，总线的传输效率即BTCNT/(BCNT2-BCNT1)。总线上的每个外设也有一个传输周期计数器PTCNT和一个等待周期计数器PWCNT，用以统计分析每个外设的传输效率，外设的传输效率即PTCNT/(BCNT2-BCNT1)。BCNTl和BCNT2分别为统计起始时刻和结束时刻时标计数器的计数值。BWCNT的值反应出其对应总线在几条总线中的优先级和权重情况，BWCNT越小，说明总线的优先级越高、权重越大；反之，则说明总线的优先级越低、权重越小。PWCNT的值反应出其对应外设在总线上的优先级和权重情况，PWCNT越小，说明外设的优先级越高、权重越大；反之，则说明外设的优先级越低、权重越小。每个总线访问统计与采样电路配有一些采样模式寄存器，根据不同的配置参数， 能够跟踪总线上的各种传输类型，并通过内部SRAM接口，保存到内部SRAM，停止采样后， CPU处理器能够通过控制逻辑读回采样结果，进行分析。统计分析的配置模式主要包括1、单地址空间的访问跟踪，对一个具体地址空间的访问进行跟踪，记录系统对该地址的访问情况；2、单数据的访问跟踪，对一个特定数据的访问进行跟踪，记录总线传输上出现该数据的访问情况；3、连续一片地址空间的访问跟踪，对连续一片地址空间的访问进行跟踪，记录在这个地址空间范围内的全部访问情况；
4、一段时间戳内的访问跟踪，对特定一段时间戳内的所有访问进行跟踪，记录在这段时间戳内的全部访问情况；5、某个外设的访问跟踪，对于AXI总线上的外设，每个外设具有不同的ID，根据配置的访问跟踪ID，记录该ID的全部访问情况。采样的基本操作模式主要包括1、中断模式和查询模式，方便CPU处理器进行交互操作；2、最旧采样操作，连续采样，直到可用的SRAM空间已满，则停止采样；3、最新采样操作，连续采样，如果可用的SRAM空间已满，则自动覆盖最早的采样数据；从上面具体实施例的描述中，可以看出基于本发明的系统性能分析器，能够非常灵活、方便地对系统上各个外设在总线上的传输进行统计和分析，为系统性能的优化提供了一个真实有效的测试数据。以上介绍是基于本发明的一个具体实施例，并不限定于具体的多总线架构片上系统。采用同种方式应用于不同的多总线架构片上系统中实现对系统性能分析不超出本发明的提供以及保护范围。
权利要求
1.一种片上系统的性能分析器，包括一个内部SRAM接口、控制逻辑和至少一个总线访问统计与采样电路，其中内部SRAM接口和片上SRAM对接，总线访问统计与采样电路和系统总线对接，控制逻辑连接于内部SRAM接口和总线访问统计与采样电路之间，其特征在于所述控制逻辑根据CPU处理器发出的指令，配置内部操作模式，指示总线访问统计与采样电路对总线上传输行为进行统计与采样，并将统计与采样结果通过内部SRAM接口写入到内部SRAM。CPU处理器通过控制逻辑，经内部SRAM接口，可访问到内部SRAM的统计与采样结果，用以系统性能分析。
2.根据权利要求1所述的一种片上系统的性能分析器，其特征在于根据片上已有SRAM可用资源大小的不同，灵活配置采样深度和宽度，不增加片上系统的SRAM资源。
3.根据权利要求1所述的一种片上系统的性能分析器，其特征在于对片上任何一条总线上的任何外设在总线上的传输行为进行统计与分析，确保在线调试的真实性，为系统性能分析提供真实有效的分析数据。
4.根据权利要求1所述的一种片上系统的性能分析器，其特征在于所述总线访问统计与采样电路包括一个时标计数器、总线传输周期计数器、总线等待周期计数器和采样模式寄存器，这些计数器和寄存器用于统计总线总线传输效率和跟踪总线传输类型。
5.根据权利要求4所述的一种片上系统的性能分析器，其特征在于所述采样模式寄存器，其采样模式包括单地址空间的访问跟踪、单数据的访问跟踪、连续一片地址空间的访问跟踪、一段时间戳内的访问跟踪和某个外设的访问跟踪等模式。
全文摘要
本发明提出了一种适用于片上系统的性能分析器。这种性能分析器能够充分利用片上系统的SRAM资源，灵活配置采样深度和宽度，在不影响正常功能的使用下，能够实时监测片上系统的任何一个外设在总线上的行为，确保在线调试的真实性，能够为系统性能分析提供真实有效的分析数据。
文档编号G06F11/34GK102184134SQ201010206760
公开日2011年9月14日 申请日期2010年6月22日 优先权日2010年6月22日
发明者刘春辉, 李兴仁, 林锦麟, 金荣伟 申请人:上海盈方微电子有限公司