专利名称：Led扫描控制芯片的制作方法
技术领域：
本发明涉及LED显示屏及半导体芯片领域，尤其涉及一种LED扫描控制芯片。
背景技术：
LEDClight emitting diode)显示屏由发光二极管阵列构成。发光二极管(LED)是 一种电流控制器件，具有亮度高、体积小、单色性好、响应速度快、驱动简单、寿命长等优点， 能胜任各种场合的实时性、多样性、动态性的信息发布任务，因此得到了广泛应用。其中， LED大屏幕便是由LED阵列组合在一起，通过一定的控制方式实现文字、图像、画面、视频、 电视等信号的清晰播放，其结构上都采用了标准单元块的形式，即采用8*16、16*16、16*32、 24*24或32*32个显示像素灯管构成一个单元模块，每一模块形成独立的电子扫描功能、控 制功能、存储功能，并以此构成一个独立的子系统，然后再与各个标准源以及通讯驱动部件 连接构成全点阵LED大屏幕，外加一定的计算机控制部件、带有数字化分量输出的多媒体 卡或DVI卡及电源记忆通讯驱动部件后就构成了整个LED显示系统。请参见图1，其中的核心部分是LED扫描控制芯片，要想了解清楚其如何控制，必 须知道其灰度扫描原理对于高灰度级LED大屏幕显示而言，灰度的分层方法是视频控制 器设计的关键，由于LED的发光亮度与扫描周期内的发光时间近似成正比，所以灰度等级 的实现通常是由控制LED的发光时间与扫描周期的比值，即采用调制占空比来实现。假设 显示灰度等级数为N，由于灰度级为1的像素在屏体的对应点亮时间为t，因而灰度线性调 制后灰度级为i的数据显示时间为it，灰度级最高的数据显示时间为(N_l)*td。通常的 考虑是在td内完成对存储器一行数据的一次读出，同时以td为周期将读出的一行数据打 入到屏体进行灰度显示。由于共有N个灰度级数，所以帧扫描周期为T=n*t*m，
屏体显示效率p=(N—l)*t*m/T=(N—l)/N，设视频数据输入速率为Vi，存储器读出 速率为Vo，由于必须在t时间内完成存储单元内一行数据的一次读出，故有Vo/Vi彡h/ (t*n)，设λ为存储器读出与输入速率的比值，艮卩λ=ν0/ν ，λ彡h/(t*n)=h*N*m/(T*n)， 为保证图像的稳定显示，扫描帧频必须足够高，设F彡FoJU T ( To，(To=l/Fo)。Fo为人 眼可接受的扫描帧频(Fo彡60)，λ彡h*N*m/( To*n) ；t= To/(N*m)。对于256级灰度全 屏扫描，高的灰度级数、高扫描帧频与低的存储器读出速率是相矛盾的，要获得高的灰度级 数，就必须提高存储器的读出速率，或者降低帧扫描频率，当灰度级数较高时，以目前的集 成电路实现水平难以达到三者兼顾，解决方法之一是大量采用并行结构，但扫描频率每减 少一倍成本就增加将近一倍，而且电路的复杂程度也会有所增加；另一种方法是适当牺牲 屏体显示效率以求得帧频与速率的折中，采用X=l，t=h/16，即存储器读出速率等于数据输 入速率，显示基本时间单位为行周期的1/16。灰度扫描通过对灰度数据按位分时显示的方 法实现，即计算机屏幕图像以每像素24bit输出(红、绿、蓝各8bit)时，通过给每种颜色的 bit字节的不同位分配不同的显示时间达到灰度显示的目的，如最低位(第八位)对应1/16 行显示时间，第七位对应1/8行显示时间，…，第二位对应4行显示时间，最高位对应8行 显示时间。屏体数据更新时间以行周期为单位，最低位对应更新时间为1行时间，其中显示1/16行时间，其余15/16行时间里，由控制电路产生消隐信号进行消隐，其余位类同。
发明内容
本发明主要解决的技术问题是提供一种基于FPGA的八位并行输入的LED扫描控 制芯片，能够实现LED显示屏的256级灰度显示，在简化系统硬件结构的前提下取得清晰稳 定的画面显示效果。为解决上述技术问题，本发明采用的一个技术方案是提供一种LED扫描控制芯 片，包括输出电流量调节器、恒流源、计数器、同步控制器、十六位位移缓存器、状态缓存器、 比较器和缓冲存储器；所述输出电流量调节器具有第一输入端、第二输入端和输出端，所述 计数器具有第一输入端、第二输入端和输出端，所述同步控制器具有输入端、第一输出端、 第二输出端和第三输出端，所述十六位位移缓存器具有第一输入端、第二输入端、第三输入 端、第四输入端、第一输出端、第二输出端和第三输出端，所述缓冲存储器具有输入端和输 出端，所述比较器具有第一输入端、第二输入端和输出端；所述输出电流量调节器的第一输 入端连接用于设定输出电流的外接电阻，所述输出电流量调节器的第二输入端连接所述状 态缓存器的第一输出端，所述输出电流量调节器的输出端连接恒流源的控制端；所述计数 器的第一输入端连接灰阶时钟信号，所述计数器的第二输入端连接同步控制器的输出端， 所述计数器的输出端连接所述比较器的第一输入端；所述同步控制器的输入端连接数据 闪控信号，所述同步控制器的第一输出端连接所述计数器的第二输入端，所述同步控制器 的第二输出端连接所述状态缓存器的第一输入端，所述同步控制器的第三输出端连接所述 十六位位移缓存器第三输入端；所述十六位位移缓存器的第一输入端连接数据时钟信号， 所述十六位位移缓存器的第二输入端输入串行数据，所述十六位位移缓存器的第三输入端 连接同步控制器的第三输出端，所述十六位位移缓存器的第四输入端连接状态缓存器的第 二输出端，所述十六位位移缓存器的第一输出端连接状态缓存器的第二输入端，所述十六 位位移缓存器的第二输出端连接缓冲存储器的输入端，所述十六位位移缓存器的第三输出 端输出串行数据；所述缓冲存储器的输入端连接十六位位移缓存器的第二输出端，所述缓 冲存储器的输出端连接所述比较器的第二输入端；所述比较器的第一输入端连接计数器的 输出端，所述比较器的第二输入端连接缓冲存储器的输入端，所述比较器的输出端连接恒 流源。其中，所述LED扫描控制芯片还包括十六位LED错误数据处理模块，所述十六位位 移缓存器具有第五输入端，所述十六位LED错误数据处理模块的输入端连接恒流源，所述 十六位LED错误数据处理模块的输出端连接十六位位移缓存器的第五输入端。其中，所述缓冲存储器的数量、所述比较器的数量及所述恒流源的数量相同。其中，所述缓冲存储器的数量、所述比较器的数量及所述恒流源的数量均为16 个。其中，所述计数器为12位或者16位计数器。本发明的有益效果是区别于现有技术的大量采用并行结构其电路复杂且成本较 高的缺陷，或者牺牲芯片性能来求得效果的缺陷，本发明采用一种新型的基于FPGA(现场可 编程门阵列)的扫描控制芯片，通过设置同步控制器、计数器、位移缓存器、缓冲存储器及比 较器，使得本芯片与外围电路、显示面板及计算机构成的LED大屏幕显示系统，实现LED显示屏的256级灰度显示，在简化系统硬件结构的前提下取得清晰稳定的画面显示效果。
图1是背景技术的LED显示系统结构方框图。图2是本发明实施例的LED扫描控制芯片的功能框图。图3是本发明实施例的LED扫描控制芯片的控制电路图。
具体实施例方式为详细说明本发明的技术内容、构造特征、所实现目的及效果，以下结合实施方式 并配合附图详予说明。请参见图2，本发明LED扫描控制芯片，包括输出电流量调节器、恒流源、计数器、 同步控制器、十六位位移缓存器、十六位LED错误数据处理模块、状态缓存器、比较器和缓 冲存储器；
所述输出电流量调节器具有第一输入端、第二输入端和输出端，所述输出电流量调节 器的第一输入端连接用于设定输出电流的外接电阻，所述输出电流量调节器的第二输入端 连接所述状态缓存器的第一输出端，所述输出电流量调节器的输出端连接恒流源的控制 端；
所述计数器具有第一输入端、第二输入端和输出端，所述计数器的第一输入端连接灰 阶时钟信号，所述计数器的第二输入端连接同步控制器的输出端，所述计数器的输出端连 接所述比较器的第一输入端；
所述同步控制器具有输入端、第一输出端、第二输出端和第三输出端，所述同步控制 器的输入端连接数据闪控信号，所述同步控制器的第一输出端连接所述计数器的第二输入 端，所述同步控制器的第二输出端连接所述状态缓存器的第一输入端，所述同步控制器的 第三输出端连接所述十六位位移缓存器；
所述十六位位移缓存器具有第一输入端、第二输入端、第三输入端、第四输入端、第五 输入端、第一输出端、第二输出端和第三输出端，所述十六位位移缓存器的第一输入端连接 数据时钟信号，所述十六位位移缓存器的第二输入端输入串行数据，所述十六位位移缓存 器的第三输入端连接同步控制器的第三输出端，所述十六位位移缓存器的第四输入端连接 状态缓存器的第二输出端，所述十六位位移缓存器的第五输入端连接十六位LED错误数据 处理模块的输出端，所述十六位位移缓存器的第一输出端连接状态缓存器的第二输入端， 所述十六位位移缓存器的第二输出端连接缓冲存储器的输入端，所述十六位位移缓存器的 第三输出端输出串行数据；
所述缓冲存储器的输入端连接十六位位移缓存器的第二输出端，所述缓冲存储器的输 出端连接所述比较器的第二输入端；
所述比较器具有第一输入端、第二输入端和输出端，所述比较器的第一输入端连接计 数器的输出端，所述比较器的第二输入端连接缓冲存储器的输入端，所述比较器的输出端 连接恒流源；
所述十六位LED错误数据处理模块的输入端连接恒流源，所述十六位LED错误数据处 理模块的输出端连接十六位位移缓存器的第五输入端。
所述缓冲存储器的数量与所述比较器的数量及所述恒流源的数量相同，可以为16 个或者为16的倍数。所述计数器为12位或者16位计数器。本发明实施例是这样实现从白到黑的256级灰度控制的，该控制芯片具有与时钟 同步的16位串行输入端口，内含16位移位缓存器和16位数据锁存器，可以对16位串行数 据进行移位和锁存。当电路开始工作时，16位串行数据在移位时钟脉冲的作用下打入芯片 的移位缓存器模块中，其内部含有16个移位寄存器，移位16次后，数据将从该芯片的SDO 输出到下一芯片；同时将移位所得的16个16位数据输入到灰阶映像缓冲存储器中，此时只 要输出控制信号为低，给出同名行的行选通信号并使其输出开放，各列即可开始输出恒流， 同时12位计数器开始对灰度级时钟进行计数，当计数值与该列比较器中所存储的灰度值 相等时，该列的恒流输出即结束，从而实现相应的LED显示时间的控制，即占空比控制。如 果采用10个该显示控制单元级联驱动LED显示屏，则一直并行移位160次就可完成第一行 数据的传输。运用VerilogHDL编写代码并用Modelsim仿真软件对该电路代码进行编译仿真， 可以看到在控制端enable、rsel、bc_ena, latch等控制端的控制下，可以按照不同的需求 来实现对不同灰度和亮度的控制，在灰度控制单元中，数据在经过了 16个脉冲之后移位 传输至输出端输出，并且实现了 8列或者16列输出的可调；在亮度控制单元中，通过调整 enable, bc_ena, latch的值同样可以实现输出数据的可调，从而准确的实现了亮度控制的 功能；根据各部分同名行的全部传输时间等于该同名行的显示时间，可以得到行周期和列 周期的值，即行周期=帧周期/扫描方式的行数，列周期=行周期/ (每行点数*部分数)。 例如帧频为120Hz，则帧周期为l/120s=8. 33ms，根据扫描方式为1/16将80行分为5个16 行，每行160列，这样行周期即为520. 6 μ s，列周期为650. 75ns，列频率为1. 54*106Hz。本发明实施例的芯片各引脚的定义如下 GND 控制逻辑及驱动电流之接地端。SDI 输入至位移缓存器之串行数据输入端。DCLK 数据时钟信号之输入端，数据位移发生在时钟上升缘，LE启动时，可输入控 制指令。LE 数据闪控输入端，配合DCLK可下达控制命令。OUTO^OUT 15 恒流输出端。GCLK 灰阶时钟信号输入端，灰阶显示是由灰阶时钟与输入数据的比较来达到波 宽调变的功能。SDO 串行数据输出端，可接至下一个驱动器之SDI端。R-EXT 连接外接电阻之输入端；此外接电阻可设定所有输出通道之输出电流。VDD 3. 3V/5V 电源供应端。请参见图3，本发明实施例的电路控制端定义如下 Din:数据输入端。Rsel:行选信号端。Mode:模式控制端。Latch:锁存信号端。
Clk:时钟信号端。Clkh:高电平输出。Clkl:低电平输出。Enable 使能控制端。区别于现有技术的大量采用并行结构其电路复杂且成本较高的缺陷，或者牺牲芯 片性能来求得效果的缺陷，本发明采用一种新型的基于FPGA的扫描控制芯片，通过设置同 步控制器、计数器、位移缓存器、缓冲存储器及比较器，使得本芯片与外围电路、显示面板及 计算机构成的LED大屏幕显示系统，实现LED显示屏的256级灰度显示，在简化系统硬件结 构的前提下取得清晰稳定的画面显示。以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发 明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技 术领域，均同理包括在本发明的专利保护范围内。
权利要求
一种LED扫描控制芯片，其特征在于包括输出电流量调节器、恒流源、计数器、同步控制器、十六位位移缓存器、状态缓存器、比较器和缓冲存储器；所述输出电流量调节器具有第一输入端、第二输入端和输出端，所述计数器具有第一输入端、第二输入端和输出端，所述同步控制器具有输入端、第一输出端、第二输出端和第三输出端，所述十六位位移缓存器具有第一输入端、第二输入端、第三输入端、第四输入端、第一输出端、第二输出端和第三输出端，所述缓冲存储器具有输入端和输出端，所述比较器具有第一输入端、第二输入端和输出端；所述输出电流量调节器的第一输入端连接用于设定输出电流的外接电阻，所述输出电流量调节器的第二输入端连接所述状态缓存器的第一输出端，所述输出电流量调节器的输出端连接恒流源的控制端；所述计数器的第一输入端连接灰阶时钟信号，所述计数器的第二输入端连接同步控制器的输出端，所述计数器的输出端连接所述比较器的第一输入端；所述同步控制器的输入端连接数据闪控信号，所述同步控制器的第一输出端连接所述计数器的第二输入端，所述同步控制器的第二输出端连接所述状态缓存器的第一输入端，所述同步控制器的第三输出端连接所述十六位位移缓存器第三输入端；所述十六位位移缓存器的第一输入端连接数据时钟信号，所述十六位位移缓存器的第二输入端输入串行数据，所述十六位位移缓存器的第三输入端连接同步控制器的第三输出端，所述十六位位移缓存器的第四输入端连接状态缓存器的第二输出端，所述十六位位移缓存器的第一输出端连接状态缓存器的第二输入端，所述十六位位移缓存器的第二输出端连接缓冲存储器的输入端，所述十六位位移缓存器的第三输出端输出串行数据；所述缓冲存储器的输入端连接十六位位移缓存器的第二输出端，所述缓冲存储器的输出端连接所述比较器的第二输入端；所述比较器的第一输入端连接计数器的输出端，所述比较器的第二输入端连接缓冲存储器的输入端，所述比较器的输出端连接恒流源。
2.根据权利要求1所述的LED扫描控制芯片，其特征在于还包括十六位LED错误数 据处理模块，所述十六位位移缓存器具有第五输入端，所述十六位LED错误数据处理模块 的输入端连接恒流源，所述十六位LED错误数据处理模块的输出端连接十六位位移缓存器 的第五输入端。
3.根据权利要求1或2所述的LED扫描控制芯片，其特征在于所述缓冲存储器的数 量、所述比较器的数量及所述恒流源的数量相同。
4.根据权利要求3所述的LED扫描控制芯片，其特征在于所述缓冲存储器的数量、所 述比较器的数量及所述恒流源的数量均为16个。
5.根据权利要求1或2所述的LED扫描控制芯片，其特征在于所述计数器为12位或 者16位计数器。
全文摘要
本发明公开了一种LED扫描控制芯片，该LED扫描控制芯片包括输出电流量调节器、恒流源、计数器、同步控制器、十六位位移缓存器、状态缓存器、比较器和缓冲存储器等模块。有益效果本发明采用一种新型的基于FPGA的扫描控制芯片，通过设置同步控制器、计数器、位移缓存器、缓冲存储器及比较器，使得本芯片与外围电路、显示面板及计算机构成的LED大屏幕显示系统，实现LED显示屏的256级灰度显示，在简化系统硬件结构的前提下取得清晰稳定的画面显示。
文档编号G06F3/14GK101930349SQ20101025395
公开日2010年12月29日 申请日期2010年8月16日 优先权日2010年8月16日
发明者张春旺, 林洺锋, 王伟, 赵平林 申请人:深圳市洲明科技股份有限公司