专利名称：一种残币面积检测系统的制作方法
技术领域：
本实用新型涉及接触式图像传感技术与图像处理技术，具体地，涉及一种残币面 积检测系统。
技术背景 众所周知，在我国自2004年2月1日起开始施行的《中国人民银行残缺污损人民 币兑换办法》第四条中规定对残缺、污损人民币兑换分“全额”、“半额”两种情况，具体如 下第一种情况能辨别面额，票面剩余四分之三(含四分之三)以上，其图案、文字能 按原样连接的残缺、污损人民币，金融机构应向持有人按原面额全额兑换；第二种情况能辨别面额，票面剩余二分之一(含二分之一)至四分之三以下，其 图案、文字能按原样连接的残缺、污损人民币，金融机构应向持有人按原面额的一半兑换； 并且，纸币呈正十字形缺少四分之一的，按原面额的一半兑换。显然，在上述兑换办法中，需要根据残币及污损人民币缺失的面积，分类别进行兑 换。基于这种残币面积的检测需求，出现了许多残币面积的检测技术，可以为残币兑换提供 方便。例如，在专利(申请)号为“02274934. 9”、公开号为“CN2562255”的中国专利文献 中，公开了一种智能残币兑换鉴别仪，其主要特征是采用电荷耦合器件(Charge Coupled Device，简称(XD)获取残币面积。但是，由于该专利中通过C⑶获取的图像未进行几何失 真校正，当残币摆放位置变化时，对残币面积的鉴定存在偏差，精确度不高。在专利(申请)号为“200510200254. 9”、公开号为“CN1847778”的中国专利文献 中，公开了一种手工计算残币面积的残币票面测量仪，其主要特征是在与对应币值相同大 小的透明塑料板上，刻有100块同等大小的小格子，每个方块是票面面积的百分之一，并在 百分之二十和百分之五十的部位有明显的粗线标出，能使使用者很容易，并准确地将残缺 部分与原票面面积的比率关系判断出来。但是，该专利中，需要通过残币票面测量仪进行手 工计算，且对于残缺面积不规则的纸币，通过该测量仪不容易测量出剩余部分面积。在专利(申请)号为“200620085690. 6”、公开号为“CN2924474”的中国专利文献 中，公开了一种残币兑换参考模板，属于一种测量工具、特别是测量残币的测量工具；其主 要特征为模板底版上有全长宽标线组，3/4长宽标线组，1/2长宽标线组。但是，该专利中， 需要利用参考模板手工计算残币面积，与上述专利(申请)号为“200510200254. 9”的中国 专利文献中公布的残币票面测量仪，具有同样的不足。在专利(申请)号为“200810239695. 3”、公开号为“CN101532828”的中国专利文 献中，公开了一种基于FPGA的残币面积检测系统与桶形失真校正方法，其主要特征是采 用CMOS图像传感器对残币图像进行采集，由于采集到的图像会产生几何失真，因此再采用 算法对几何失真进行校正。但是，由于CMOS图像传感器与被采集图像的距离越小，几何失 真情况越严重，因此，该系统体积较大，对图像几何失真的校正精度难以保证，且成本高，实时性较差。综上所述，在实现本实用新型的过程中，发明人发现上述文献已公开的装置、仪器 及方法至少存在以下缺陷(1)测量准确性差在专利(申请)号为“02274934. 9”的中国专利文献中，智能残 币兑换鉴别仪通过CCD获取的图像未进行几何失真校正，当残币摆放位置变化时，对残币 面积的鉴定存在偏差，精确度不高；在专利(申请)号为“200510200254. 9”、以及专利(申 请)号为“200620085690. 6”的中国专利文献中，均需手工计算，且对于残缺面积不规则的 纸币，通过该测量仪不容易测量出剩余部分面积，测量准确性难以保证；(2)手工劳动量大在专利(申请)号为“200510200254. 9”的中国专利文献中， 需要残币票面测量仪进行手工计算；在专利(申请)号为“200620085690. 6”的中国专利文 献中，也需要利用参考模板手工计算残币面积；(3)体积大由于CMOS图像传感器与被采集图像的距离越小，几何失真情况越严 重，使得基于FPGA的残币面积检测系统的体积较大；(4)实时性差在专利(申请)号为“200810239695. 3”的中国专利文献中，基 于FPGA的残币面积检测系统的体积较大，对图像几何失真的校正精度难以保证，实时性较 差；(5)成本高在专利(申请)号为“200810239695. 3”的中国专利文献中，基于FPGA 的残币面积检测系统的体积较大，硬件成本较高。
发明内容本实用新型的目的在于，针对上述问题，提出一种残币面积检测系统，以实现测量 准确性好、自动化程度高、体积小、实时性好、以及成本低的优点。为实现上述目的，本实用新型采用的技术方案是一种残币面积检测系统，包括残 币版本及面值信息输入单元、FPGA控制单元、CIS残币图像采集单元、数据预处理单元、DSP 数字图像处理及计算单元、以及结果显示单元，其中所述残币版本及面值信息输入单元的 输出端，与FPGA控制单元的残币版本及面值信息输入端连接；所述CIS残币图像采集单元 的输入端，与FPGA控制单元的图像采集时序控制端连接；所述CIS残币图像采集单元的输 出端，与数据预处理单元的输入端连接；所述数据预处理单元的输出端，与FPGA控制单元 的A/D转换结果读取及存储端连接；所述数据预处理单元的启动端，与FPGA控制单元的A/ D转换控制端连接；所述DSP数字图像处理及计算单元的输入端，与FPGA控制单元的扫描 结果存储、合成及发送端连接；所述DSP数字图像处理及计算单元的输出端，与FPGA控制单 元的DSP数字图像处理及计算结果接收端连接；所述结果显示单元的输入端，与FPGA控制 单元的最终处理结果发送端连接。进一步地，所述FPGA控制单元包括残币版本及面值信息接收模块，图像采集时序 控制模块，A/D转换控制模块，A/D转换结果读取及存储模块，扫描结果存储、合成及发送模 块，DSP数字图像处理及计算结果接收模块，以及最终处理结果发送模块；其中所述残币 版本及面值信息输入单元的输出端、残币版本及面值信息接收模块的输入端、以及图像采 集时序控制模块的输入端依次连接；所述残币版本及面值信息接收模块的第一输出端，与 图像采集时序控制模块的输入端连接；所述残币版本及面值信息接收模块的第二输出端，与扫描结果存储、合成及发送模块的第二输入端连接；所述图像采集时序控制模块的输出 端，与CIS残币图像采集单元的输入端连接；所述数据预处理单元的启动端，与A/D转换控 制模块的控制端连接；所述数据预处理单元的输出端，与A/D转换结果读取及存储模块的 第二输入端连接；所述A/D转换控制模块的输出端，A/D转换结果读取及存储模块的第一输 入端，A/D转换结果读取及存储模块的第一输出端，扫描结果存储、合成及发送模块的第一 输入端，扫描结果存储、合成及发送模块的第一输出端，DSP数字图像处理及计算结果接收 模块的控制端，DSP数字图像处理及计算结果接收模块的输出端，最终处理结果发送模块， 以及结果显示单元的输入端依次连接；所述扫描结果存储、合成及发送模块的第二输出端， 与DSP数字图像处理及计算单元的输入端连接；所述DSP数字图像处理及计算结果接收模 块的输入端，与DSP数字图像处理及计算单元的输出端连接。进一步地，所述CIS残币图像采集单元包括步进电机驱动电路、步进电机、以及内 置LED照明光源的线阵CIS传感器，所述步进电机与内置LED照明光源的线阵CIS传感器 固定连接；所述图像采集时序控制模块的输出端，分别与步进电机驱动 电路的输入端、以及 内置LED照明光源的线阵CIS传感器的输入端连接；所述步进电机驱动电路的输出端与步 进电机的输入端连接。进一步地，所述数据预处理单元包括滤波电路、放大电路与A/D转换电路；所述内 置LED照明光源的线阵CIS传感器的输出端、滤波电路、放大电路、A/D转换电路的输入端、 A/D转换电路的输出端、以及A/D转换结果读取及存储模块的输入端依次连接；所述A/D转 换电路的启动端，与A/D转换控制模块的控制端连接。进一步地，所述DSP数字图像处理及计算单元包括图像数据接收模块、图像处理 模块、残币面积计算模块、以及计算结果输出模块；所述扫描结果存储、合成及发送模块的 第二输出端，图像数据接收模块，图像处理模块，残币面积计算模块，计算结果输出模块，以 及DSP数字图像处理及计算结果接收模块的输入端依次连接。进一步地，所述结果显示单元包括显示模块与显示模块驱动电路；所述DSP数字 图像处理及计算结果接收模块的输出端、最终结果发送模块、显示模块驱动电路、以及显示 模块的输入端依次连接。进一步地，所述显示模块为IXD显示屏，所述显示模块驱动电路为IXD显示屏驱动 电路。进一步地，所述残币版本及面值信息输入单元包括残币版本信息输入单元与残币 面值信息输入单元；所述残币版本信息输入单元与残币面值信息输入单元，分别与残币版 本及面值信息接收模块的输入端连接。进一步地，所述残币版本及面值信息输入单元为键盘输入单元。本实用新型各实施例的残币面积检测系统，由于包括残币版本及面值信息输入单 元、FPGA控制单元、CIS残币图像采集单元、数据预处理单元、DSP数字图像处理及计算单 元、以及结果显示单元；可以根据不同版本、不同面值的钞票，通过残币版本及面值信息输 入单元输入相应信息；CIS残币图像采集单元，在FPGA控制模块的控制下，按照线阵扫描的 方式逐行采集图像，扫描所产生的是模拟信号，送入数据预处理单元；数据预处理单元，首 先要对模拟信号进行滤波、减小干扰；再进行放大，然后转换成数字信号，送入FPGA控制单 元；FPGA控制单元，输入的残币版本及面值信息，控制残币图像采集模块的时序，向数据预处理单元发出A/D转换信号，完成转换后，读取并存储数据，在完成整幅图像的扫描后，将每次存储的数据合成整幅图像，与残币版本及面值信息一起，发送至DSP数字图像处理及 计算单元，同时FPGA控制单元还接收DSP数字图像处理及计算模块的面积计算结果，将最 终结果发送到结果显示单元，进行显示；结果显示单元的作用是将计算结果呈现出来，显示 的信息包括“残币版本”、“残币面值”、“完整纸币面积”、“残币面积”、“面积百分比”及“兑换 金额”;DSP数字图像处理及计算单元接收FPGA控制单元输出的完整图像数据，通过对图像 进行处理，计算出图像中残币的面积，并将计算结果输出给FPGA控制单元；从而可以克服 现有技术中测量准确性差、手工劳动量大、体积大、实时性差、以及成本高的缺陷，以实现测 量准确性好、自动化程度高、体积小、实时性好、以及成本低的优点。本实用新型的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书 中变得显而易见，或者通过实施本实用新型而了解。本实用新型的目的和其他优点可通过 在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。下面通过附图和实施例，对本实用新型的技术方案做进一步的详细描述。
附图用来提供对本实用新型的进一步理解，并且构成说明书的一部分，与本实用 新型的实施例一起用于解释本实用新型，并不构成对本实用新型的限制。在附图中图1为根据本实用新型残币面积检测系统的工作原理框图；图2为根据本实用新型残币面积检测系统具体实施例中残币面积检测装置的俯 视图的结构示意图；图3为根据本实用新型残币面积检测系统具体实施例中残币面积检测装置的左 视图的结构示意图。结合附图，本实用新型实施例中附图标记如下I-FPGA控制单元；101-残币版本及面值信息接收模块；102-图像采集时序控制 模块；103-A/D转换控制模块；104-A/D转换结果读取及存储模块；105-扫描结果存储、合 成及发送模块；106-DSP数字图像处理及计算结果接收模块；107-最终处理结果发送模块； 2-CIS残币图像采集单元；201-步进电机驱动电路；202-步进电机；203-内置LED照明光 源的线阵CIS传感器；3-数据预处理单元；301-滤波电路；302-放大电路；303-A/D转换电 路；4-DSP数字图像处理及计算单元；401-图像数据接收模块图像数据接收模块；402-图 像处理模块；403-残币面积计算模块；404-计算结果输出模块；5-残币版本及面值信息 输入单元；501-残币版本信息输入单元；502-残币面值信息输入单元；6-结果显示单元； 601-显示模块驱动电路；602-显示模块；7-外壳；8-上盖；9-面值选择按键；10-版本选 择滑动开关；Il-IXD液晶显示屏；12-外接电源接口 ；13-船式电源开关；14-电源接口 ； 15-保险丝盒。
具体实施方式
以下结合附图对本实用新型的优选实施例进行说明，应当理解，此处所描述的优 选实施例仅用于说明和解释本实用新型，并不用于限定本实用新型。根据本实用新型实施例，提供了一种残币面积检测系统。如图1所示，本实施例包括残币版本及面值信息输入单元5、现场可编程门阵列(Field-Programmable Gate Array, 简称FPGA)控制单元1、接触式图像传感器(Contact image sensor，简称CIS)残币图像采 集单元2、数据预处理单元3、数字信号处理器(Digital Signal Processing，简称DSP)数 字图像处理及计算单元4、以及结果显示单元6，其中残币版本及面值信息输入单元5的输 出端，与FPGA控制单元1的残币版本及面值信息输入端连接；CIS残币图像采集单元2的输 入端，与FPGA控制单元1的图像采集时序控制端连接；CIS残币图像采集单元2的输出端， 与数据预处理单元3的输入端连接；数据预处理单元3的输出端，与FPGA控制单元1的A/ D转换结果读取及存储端连接；数据预处理单元3的启动端，与FPGA控制单元1的A/D转 换控制端连接；DSP数字图像处理及计算单元4的输入端，与FPGA控制单元1的扫描结果 存储、合成及发送端连接；DSP数字图像处理及计算单元4的输出端，与FPGA控制单元1的 DSP数字图像处理及计算结果接收端连接；结果显示单元6的输入端，与FPGA控制单元1的 最终处理结果发送端连接。其中，残币版本及面值信息输入单元5可以包括残币版本信息输入单元501与残 币面值信息输入单元502，残币版本信息输入单元501与残币面值信息输入单元502分别与 FPGA控制单元1的残币版本及面值信息输入端(即残币版本及面值信息接收模块101的输 入端)连接；其中，残币版本信息输入单元501用于输入残币的版本信息；残币面值信息输 入单元502用于输入残币的面值信息。这里，残币版本信息输入单元501与残币面值信息输入单元502可以为键盘输入 单元。当键盘输入单元用作残币版本信息输入单元501时，可以根据不同版本的残币，选择 不同版本；因为不同版本的纸币面积不同，因此需要用户人为选择。当键盘输入单元用作残 币面值信息输入单元502时，可以根据不同面值的钞票，选择不同按键；因为不同面值的纸 币面积不同，因此需要用户人为选择按键。在CIS残币图像采集单元2中，CIS技术与CXD技术几乎同时诞生，CIS感光器件 一般采用硫化镉作为感光材料。FPGA是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专 用集成电路(即ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克 服了原有可编程器件门电路数有限的缺点。DSP是一种具有特殊结构的微处理器。DSP芯片的内部采用程序和数据分开的哈 佛结构，具有专门的硬件乘法器，广泛采用流水线操作，提供特殊的DSP指令，可以用来快 速的实现各种数字信号处理算法和数字图像处理算法。进一步地，在本实施例中，FPGA控制单元1包括残币版本及面值信息接收模块 101，图像采集时序控制模块102，A/D转换控制模块103，A/D转换结果读取及存储模块104， 扫描结果存储、合成及发送模块105，DSP数字图像处理及计算结果接收模块106，以及最终 处理结果发送模块107 ；其中残币版本及面值信息输入单元5的输出端、残币版本及面值 信息接收模块101的输入端、以及图像采集时序控制模块102的输入端依次连接；残币版本 及面值信息接收模块101的第一输出端，与图像采集时序控制模块102的输入端连接；残币 版本及面值信息接收模块101的第二输出端，与扫描结果存储、合成及发送模块105的第二 输入端连接；图像采集时序控制模块102的输出端，与CIS残币图像采集单元2的输入端连 接；数据预处理单元3的启动端，与A/D转换控制模块103的控制端连接；数据预处理单元3的输出端，与A/D转换结果读取及存储模块104的第二输入端连接；A/D转换控制模块103 的输出端，A/D转换结果读取及存储模块104的第一输入端，A/D转换结果读取及存储模块 104的第一输出端，扫描结果存储、合成及发送模块105的第一输入端，扫描结果存储、合成 及发送模块105的第一输出端，DSP数字图像处理及计算结果接收模块106的控制端，DSP 数字图像处理及计算结果接收模块106的输出端，最终处理结果发送模块107，以及结果显 示单元6的输入端依次连接；扫描结果存储、合成及发送模块105的第二输出端，与DSP数 字图像处理及计算单元4的输入端连接；DSP数字图像处理及计算结果接收模块106的输 入端，与DSP数字图像处理及计算单元4的输出端连接。这里，FPGA控制单元1的作用是接收残币版本及面值信息输入单元5输入的残币 版本及面值信息，控制CIS残币图像采集单元2的时序，向数据预处理单元3发出A/D转换 控制信号，在A/D转换完成后，读取并存储转换所得数据；在完成整幅图像的扫描后，将每 次存储的数据合成整幅图像，与残币版本及面值信息一起，发送到DSP数字图像处理及计 算单元4 ；同时FPGA控制单元1还接收DSP数字图像处理及计算单元4的面积计算结果， 并将最终结果发送到结果显示单元6，进行显示。进一步地，在本实施例中，CIS残币图像采集单元2包括步进电机202驱动电路 201、步进电机202、以及内置LED照明光源的线阵CIS传感器203，步进电机202与内置LED 照明光源的线阵CIS传感器203固定连接；图像采集时序控制模块102的输出端，分别与步 进电机驱动电路201的输出端，以及内置LED照明光源的线阵CIS传感器203的输入端连 接；步进电机驱动电路201的输出端与步进电机202的输入端连接。CIS残币图像采集单 元2，可以在FPGA控制单元1的控制下，按照扫描的方式逐行采集图像，实现残币图像的采 集；同时，将扫描所产生的是模拟信号、发送到数据预处理单元3。这里，内置LED照明光源的线阵CIS传感器203是由一排光电传感阵列、LED光源 阵列和柱状透镜阵列等部件组成一种新兴图像传感器。这些部件全部集成在一个条状方形 盒内，不需要另外的光学附件，没有调整光路和景深等问题。由传感器直接从被扫描对象 表面获取图像，在光源工作正常的情况下，理论上不会产生色差和像差，能够获得最接近原 稿的图像效果。由于结构相对简单，所以具有设计成本低、体积小、便携性好、应用方便等特 点。因此在一些应用和设备上CIS传感器比C⑶或CMOS等传感器具有无法比拟的优点。在 传真机、扫描仪、纸币清分兑现等领域应用广泛。进一步地，在本实施例中，数据预处理单元3包括滤波电路301、放大电路302与 A/D转换电路303 ；内置LED照明光源的线阵CIS传感器203的输出端、滤波电路301、放大 电路302、A/D转换电路303、以及A/D转换结果读取及存储模块104的输入端依次连接；A/ D转换电路303的启动端，与A/D转换控制模块103的控制端连接。数据预处理单元3，将 CIS残币图像采集单元2发来的模拟信号转换成数字信号；在数据预处理单元3中，首先需 要对模拟信号进行滤波、以减小干扰；再对处理后的信号进行放大，然后将放大后的模拟信 号转换成数字信号，并送入FPGA控制单元1。进一步地，在本实施例中，DSP数字图像处理及计算单元4包括图像数据接收模块 401、图像处理模块402、残币面积计算模块403、以及计算结果输出模块404 ；扫描结果存 储、合成及发送模块105的第二输出端，图像数据接收模块401，图像处理模块402，残币面 积计算模块403，计算结果输出模块404，以及DSP数字图像处理及计算结果接收模块106的输入端依次连接。这里，DSP数字图像处理及计算单元4，接收FPGA控制单元1输出的完整图像数 据，通过对图像进行处理，计算出图像中残币的面积，并将计算结果输出给FPGA控制单元
Io在上述实施例中，DSP数字图像处理及计算单元4中对图像进行处理时，包括以下 步骤步骤1 数字图像预处理，具体地 步骤1的目的是使被处理的图像更清晰，在步骤1中，预处理的图像可以是灰度图 像，也可以是彩色图像；预处理的过程包括对图像亮度、对比度进行调整，通过空间域图像 增强方法和频域图像增强方法对图像进行增强处理。图像亮度和对比度的调整可以使图像 特征明显，易于识别；图像增强可以使被处理图像滤除不必要噪声，更加适用于当前使用环 境，利于区分纸币和背景；这里图像增强方法可以采用直方图修正、图像平滑和锐化、图像 膨胀和腐蚀相结合的方法；步骤2 图像阈值分割与二值化，具体地步骤2的目的是区分出残币和背景，并将二者用不同的数字量分别表示；在步骤2 中，对图像进行阈值分割的方法是根据背景与纸币的颜色特征或灰度特征的不同，设置合 理阈值，区分出背景与纸币，并根据阈值分割结果对图像进行二值化处理；例如设背景板 颜色为黑色(灰度级为0)，而纸币上所有符号均无黑色特征(灰度级均高于某值Z)，因此， 进行阈值分割时，可选Z作为其阈值；同样，对于不同币种、不同面值，不同版本的纸币，在 进行阈值分割时，可在DSP中提前设定好对应的分割阈值；并且，在进行阈值分割之后，对图像进行二值化处理；例如背景用数字量“O”表 示，纸币用数字量“1”表示；步骤3 中值滤波及面积计算，具体地在步骤2中进行阈值分割的过程中，由于纸币的污染等原因，难免造成二值化之 后的图像数据中有噪声，通过步骤3对二值化图像进行中值滤波，消除细小噪声的影响；在步骤3中，面积计算即是统计出纸币所占面积大小，可采用对二值图像像素累 加的办法，也可采用二重积分的办法；其中，计算出图像面积后，DSP数字图像处理及计算 单元4将面积等数据发送到FPGA控制单元1 ；FPGA控制单元1，根据残币面积及完整纸币 面积，计算出面积所占百分比，并将相关信息发送到结果显示单元6，进行显示。进一步地，在本实施例中，结果显示单元6包括显示模块602与显示模块602驱动 电路601 ；DSP数字图像处理及计算结果接收模块106的输出端，最终结果发送模块107，显 示模块驱动电路601，以及显示模块602的输入端依次连接。这里，结果显示单元6的作用 是将计算结果呈现出来；其中，显示模块602为IXD显示屏，显示模块602驱动电路601为 IXD显示屏驱动电路，显示模块602显示的信息包括“残币版本”、“残币面值”、“完整纸币面 积”、“残币面积”、“面积百分比”及“兑换金额”。上述实施例的残币面积检测系统，采用CIS传感器采集图像信息，采用FPGA+DSP 作为残币面积检测系统的控制及计算核心，具有键盘输入、显示等功能；从而对各种面值的 残币的面积进行快速、准确的检测。通过该残币面积检测系统，可以实现对任意币种、任意 面值、任意版本、任意形状的残币面积的数字化检测，通过修改程序中的设定值，可将本实施例专用于某一币种不同版本的残币面积检测装置(可参见下面对图2及图3的相关说 明)。具体地，如图2和图3所示，残币面积检测系统的具体实施例包括外壳7，在外壳7 内部安装有残币面积检测系统，在外壳7上安装有上盖8、面值选择按键9、版本选择滑动开 关10、IXD液晶显示屏11、外接电源接口 12、船式电源开关13、电源接口 14、以及保险丝盒 15。这里，面值选择按键9可以起到残币版本及面值信息输入单元5的作用，IXD液晶显示 屏11可以起到结果显示单元6的作用。其中，上盖8、面值选择按键9、版本选择滑动开关10、以及IXD液晶显示屏11安装 在外壳7的上表面，在上盖8下方，设有透明玻璃板；外接电源接口 12、船式电源开关13、电 源接口 14、以及保险丝盒15安装在外壳7的侧壁，电源接口 14靠近保险丝盒15设置。面 值选择按键9可以包括面值分别为1角、2角、5角、1元、2元、5元、10元、20元、50元以及 100元的纸币和/或硬币的输入键。使用版本选择滑动开关10，可以根据选择残币的版本 号，如“二”、“三”、“四，，、“五”以及“六”等。下面以第五套人民币纸币残币识别的操作过程为例，详述上述实施例残币面积检 测系统的使用方法。例如，有一张第五套人民币中国面值为100元的残币，使用上述实施例的残币面 积检测系统时，在残币面积检测系统待机状态下，打开上盖8，将残币平整后放在上盖8下 侧的透明玻璃平板上，将上盖8放下压住残币，首先拨动版本选择滑动开关10，使拨动版本 选择滑动开关10处在版本号为“五”的位置，表示选择的是第五套人民币，然后，按下“ 100 元”相应的面值选择按键，此时，在LCD液晶显示屏11上，即可显示如下信息残币版本号第五套残币面值100元完整残币面积119· 35 残币面积XX.XX面积百分比X X % 兑换金额X X元综上所述，本实用新型各实施例的残币面积检测系统，由于包括残币版本及面值 信息输入单元、FPGA控制单元、CIS残币图像采集单元、数据预处理单元、DSP数字图像处理 及计算单元、以及结果显示单元；利用CIS接触式图像传感器采集数据，并用FPGA+DSP对 采集后的残币图像信息进行处理和计算残币面积，可以实现对任意币种、任意面值、任意版 本、任意形状的残币面积的数字化检测；从而可以克服现有技术中测量准确性差、手工劳动 量大、体积大、实时性差、以及成本高的缺陷，以实现测量准确性好、自动化程度高、体积小、 实时性好、以及成本低的优点。最后应说明的是以上所述仅为本实用新型的优选实施例而已，并不用于限制本 实用新型，尽管参照前述实施例对本实用新型进行了详细的说明，对于本领域的技术人员 来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征 进行等同替换。凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均 应包含在本实用新型的保护范围之内。
权利要求一种残币面积检测系统，其特征在于，包括残币版本及面值信息输入单元、FPGA控制单元、CIS残币图像采集单元、数据预处理单元、DSP数字图像处理及计算单元、以及结果显示单元，其中所述残币版本及面值信息输入单元的输出端，与FPGA控制单元的残币版本及面值信息输入端连接；所述CIS残币图像采集单元的输入端，与FPGA控制单元的图像采集时序控制端连接；所述CIS残币图像采集单元的输出端，与数据预处理单元的输入端连接；所述数据预处理单元的输出端，与FPGA控制单元的A/D转换结果读取及存储端连接；所述数据预处理单元的启动端，与FPGA控制单元的A/D转换控制端连接；所述DSP数字图像处理及计算单元的输入端，与FPGA控制单元的扫描结果存储、合成及发送端连接；所述DSP数字图像处理及计算单元的输出端，与FPGA控制单元的DSP数字图像处理及计算结果接收端连接；所述结果显示单元的输入端，与FPGA控制单元的最终处理结果发送端连接。
2.根据权利要求1所述的残币面积检测系统，其特征在于，所述FPGA控制单元包括残 币版本及面值信息接收模块，图像采集时序控制模块，A/D转换控制模块，A/D转换结果读 取及存储模块，扫描结果存储、合成及发送模块，DSP数字图像处理及计算结果接收模块，以 及最终处理结果发送模块；其中所述残币版本及面值信息输入单元的输出端、残币版本及面值信息接收模块的输入 端、以及图像采集时序控制模块的输入端依次连接；所述残币版本及面值信息接收模块的第一输出端，与图像采集时序控制模块的输入端 连接；所述残币版本及面值信息接收模块的第二输出端，与扫描结果存储、合成及发送模块 的第二输入端连接；所述图像采集时序控制模块的输出端，与CIS残币图像采集单元的输入端连接； 所述数据预处理单元的启动端，与A/D转换控制模块的控制端连接；所述数据预处理 单元的输出端，与A/D转换结果读取及存储模块的第二输入端连接；所述A/D转换控制模块的输出端，A/D转换结果读取及存储模块的第一输入端，A/D转 换结果读取及存储模块的第一输出端，扫描结果存储、合成及发送模块的第一输入端，扫描 结果存储、合成及发送模块的第一输出端，DSP数字图像处理及计算结果接收模块的控制 端，DSP数字图像处理及计算结果接收模块的输出端，最终处理结果发送模块，以及结果显 示单元的输入端依次连接；所述扫描结果存储、合成及发送模块的第二输出端，与DSP数字图像处理及计算单元 的输入端连接；所述DSP数字图像处理及计算结果接收模块的输入端，与DSP数字图像处理及计算单 元的输出端连接。
3.根据权利要求2所述的残币面积检测系统，其特征在于，所述CIS残币图像采集单元 包括步进电机驱动电路、步进电机、以及内置LED照明光源的线阵CIS传感器，所述步进电 机与内置LED照明光源的线阵CIS传感器固定连接；所述图像采集时序控制模块的输出端，分别与步进电机驱动电路的输入端、以及内置 LED照明光源的线阵CIS传感器的输入端连接；所述步进电机驱动电路的输出端与步进电机的输入端连接。
4.根据权利要求3所述的残币面积检测系统，其特征在于，所述数据预处理单元包括 滤波电路、放大电路与A/D转换电路；所述内置LED照明光源的线阵CIS传感器的输出端、滤波电路、放大电路、A/D转换电路 的输入端、A/D转换电路的输出端、以及A/D转换结果读取及存储模块的输入端依次连接；所述A/D转换电路的启动端，与A/D转换控制模块的控制端连接。
5.根据权利要求1所述的残币面积检测系统，其特征在于，所述DSP数字图像处理及 计算单元包括图像数据接收模块、图像处理模块、残币面积计算模块、以及计算结果输出模 块；所述扫描结果存储、合成及发送模块的第二输出端，图像数据接收模块，图像处理模 块，残币面积计算模块，计算结果输出模块，以及DSP数字图像处理及计算结果接收模块的 输入端依次连接。
6.根据权利要求5所述的残币面积检测系统，其特征在于，所述结果显示单元包括显 示模块与显示模块驱动电路；所述DSP数字图像处理及计算结果接收模块的输出端、最终结果发送模块、显示模块 驱动电路、以及显示模块的输入端依次连接。
7.根据权利要求6所述的残币面积检测系统，其特征在于，所述显示模块为LCD显示 屏，所述显示模块驱动电路为IXD显示屏驱动电路。
8.根据权利要求2所述的残币面积检测系统，其特征在于，所述残币版本及面值信息 输入单元包括残币版本信息输入单元与残币面值信息输入单元；所述残币版本信息输入单元与残币面值信息输入单元，分别与残币版本及面值信息接 收模块的输入端连接。
9.根据权利要求1或8所述的残币面积检测系统，其特征在于，所述残币版本及面值信 息输入单元为键盘输入单元。
专利摘要本实用新型公开了一种残币面积检测系统，包括残币版本及面值信息输入单元、FPGA控制单元、CIS残币图像采集单元、数据预处理单元、DSP数字图像处理及计算单元、以及结果显示单元，残币版本及面值信息输入单元与FPGA控制单元连接，CIS残币图像采集单元与FPGA控制单元及数据预处理单元连接，数据预处理单元与FPGA控制单元连接，DSP数字图像处理及计算单元与FPGA控制单元连接，结果显示单元与FPGA控制单元连接。本实用新型所述残币面积检测系统，可以克服现有技术中测量准确性差、手工劳动量大、体积大、实时性差、以及成本高等缺陷，以实现测量准确性好、自动化程度高、体积小、实时性好、以及成本低的优点。
文档编号G06K9/20GK201611253SQ20102000105
公开日2010年10月20日 申请日期2010年1月18日 优先权日2010年1月18日
发明者曹银杰, 田存伟 申请人:聊城大学