专利名称：数据移位器及其控制方法、复用器、数据筛分器和数据分类器的制作方法
技术领域：
本发明涉及数据移位器及其控制方法、复用器、数据筛分器和数据分类器，并且具体但不限于涉及数据扩展移位器和数据填充移位器。
背景技术：
数字电路的要求处理速度在逐年上升。然而，基带芯片的时钟频率的改进慢于要求的处理速度的上升。另外，一直在研究用于基带芯片的并行处理技术以便改进其处理速度。
向量处理是用于实现并行处理的关键技术。根据掩码比特插入和删除数据元素在向量处理的实现中起到重要的作用。
图1以示意图方式示出根据掩码比特在输入数据中插入零。在图1中，输入数据由六个通道组成，这些通道表示为#0到#5。在图1的示例中，两个“零数据”插入输入数据中。掩码/使能比特使用比特O指定零数据的插入位置。因此，每个输入数据#0到#5转移到指派有比特I的位置，并且零数据插入到指派有比特O的位置。如在图1中容易看到的一样，输入数据“扩展”到一些块。因此，我们称此处理数据为矿展參位。
图2以示意图方式示出根据掩码比特从输入数据删除一些数据元素。在图2中， 输入数据由八个通道组成，这些通道表示为#0到#7。在图2的示例中，删除输入数据的两个数据元素，并且将剩余的数据元素组装到数据序列中。掩码/使能比特使用比特O指定数据元素的每个删除位置。因此，删除指派有比特O的数据元素，S卩，在此示例中的数据元素#1和#4 ;收集其它数据元素#0、#2、#3和#5-#7。由于此处理类似于数据填充，因此，我们称此处理数据为态麥位。
图3示出在任意位置插入零元素的常规复用器，我们称其为常规数据扩展移位器。图4示出用于删除任意元素的常规数据复用器，我们称其为常规数据填充移位器。这些常规复用器构建带有由O (Ν2)给出的电路大小，其中，N是数据通道的数量，并且因此此实现的效率低。
GB 2 370 384 A公开了一种N比特移位器，该移位器将N比特的序列xQ. . . Xn^1作为其输入接收，并且给出表示输入比特的选定置换移项或重新布置的多个比特V · · Zn^1作为其输出。此移位器能够构建带有0(N log N)的电路大小，并且能够在0(log N)个步骤中执行数据扩展/填充。
GB 2 370 384 A的移位器包括存储器和复用器的N个一比特切片。首先，将N比特的输入数据存储到存储器中。接着，每个切片接收在对应于该切片的存储器区域中存储的数据的一个单比特和在其它存储器区域中存储的数据的至少一比特作为输入，并且根据选择信号选择输入比特数据的任一个。更具体地说，对于O < i < N，第i个切片接收在对应于第i个切片的第i个存储器区域中存储的数据的一比特和在第(i±2k)个(k :非负整数)存储器区域中存储的比特数据，并且随后根据选择信号选择和输出输入比特数据的任一个。对于每个处理周期，N个切片分别执行此类操作，并且随后N个切片输出的N比特数 据存储在存储器中。随后，N个切片对存储的N比特数据重复执行类似的操作，直至实现输 入比特数据的所需置换移项或重新布置。
GB 2 370 384 A公开了作为数据填充移位器操作的移位器的一实施例，其中，对 于k=0,1,. . . , (Iog2N)-1和对于i=0,. . . ,N-1,在第(k+Ι)个处理周期,第i个切片选择并 输出在对应于第i个切片的第i个存储器区域中存储的比特数据或在第(i±2k)个存储器 区域中存储的比特数据。此移位器只要求0(log N)个处理步骤，并且电路大小是0(N log NhGB 2 370 384 A也公开带有基于类似想法的O (log N)个处理步骤，作为数据扩展移位 器的移位器的一实施例。另外，GB 2 370 384 A公开构建0(log N)多个N切片的级联的 可能性，这允许在单一步骤中执行“选择”。
GB 2 370 384 A中所述数据扩展/填充移位器要求每个处理周期将选择信号输 入到每个切片。然而，为每个处理周期确定要输入到切片中的适当选择信号会是繁重的。这 是因为GB 2 370 384 A的移位器在每个切片重复执行比特选择，将选定比特写入存储器， 以及再次对存储器中存储的比特执行比特选择。因此，在适当选择信号的确定期间的处理 负载能够变成一系列信号处理中的“瓶颈”。GB 2 370 384 A也公开了切片的级联以改进 处理速度。然而，级联的简单实现要求大小是0(N log2 N)的大处理电路。发明内容
相应地，本发明提供一种用于通过小电路大小可实现的快速、易于控制的数据扩 展/填充移位器。
根据本发明的一方面，提供了一种对N通道数据序列执行数据移位操作的数据移 位器。数据移位器包括多个级，其中每级包括N个基本单元。在第P级中包括的第m个基 本单元最初指派有预确定的一比特值c和正整数q，并且包括-用于输入其大小大于或等于一比特的要处理的目标数据的部件；-用于输入目的地数据的部件，该目的地数据表示输入目标数据的逻 辑“或”Data(p，m)应路由选择到的通道的通道号，目的地数据的大小是 Hog3ArI 比特;-用于比较来自输入目的地数据的逻辑“或” Des (P，m)的最低有效比特的第q比特和 一比特值c的部件；以及-用于输出的部件，所述部件基于比较结果，输出值O和Data (p，m)之一作为目标数据 及值O和Des (p，m)之一作为目的地数据去往下一级中包括的第m个基本单元，并且如果 则还输出值O和Data (p，m)中的另一个作为目标数据及值O和Des (p，m)中的 另一个作为目的地数据去往下一级中包括的第011+20)个基本单元。
数据移位器分别将要作为目标数据处理的N通道数据序列和每个数据序列的目 的地数据输入在第一级中包括的N个基本单元，并且将最后级中包括的基本单元输出的目 标数据的逻辑“或”作为第m个通道的移位输出数据来输出去往下一级中包括的第m个基 本单元。
我们能够根据本发明构建数据扩展/填充移位器，该移位器包括其大小是0(N log N)的控制电路，并且只要求O (I)个处理步骤。因此，所述数据移位器与GB 2 370 384 A相比非常有效。另外，预确定的参数最初被指派到每个基本单元，这允许轻松控制数据移位器 和轻松实现移位器。
参照附图，从示范实施例的下面描述中将明白本发明的其它特征。
图1以示意图方式示出根据掩码比特在输入数据中插入零。
图2以示意图方式示出根据掩码比特从输入数据删除数据元素。
图3以示意图方式示出常规数据扩展移位器。
图4以示意图方式示出常规数据填充移位器。
图5以示意图方式示出根据本发明的一实施例的数据扩展序列的示例。
图6以示意图方式示出根据本发明的一实施例的数据填充序列的示例。
图7以示意图方式示出根据本发明的一实施例的用于数据扩展移位器的开关控 制和路由选择路径的示例。
图8以示意图方式示出根据本发明的一实施例的用于数据扩展/填充移位器的基 本单元的示范电路。
图9以示意图方式示出根据本发明的一实施例的包括基本单元的8通道数据扩展 移位器。
图10以示意图方式示出根据本发明的一实施例的包括基本单元的8通道数据填 充移位器。
图11以示意图方式示出通过数据扩展移位将两个数据序列复用到单个数据序列 中的示例。
图12以示意图方式示出通过数据填充移位将一个数据序列筛分到多个数据序列 中的示例。
图13以示意图方式示出8x8完全交叉开关的示例。
图14A和14B以示意图方式示出32x32完全交叉开关的示例。
图15以示意图方式示出32x4完全交叉开关的示例。
图16以示意图方式示出带有4个读端口和两个写端口的多端口寄存器堆的示例。
图17是根据本发明的一实施例的由数据移位器执行的示范处理过程的流程图。
具体实施方式
现在将参照附图描述本发明的实施例。下述每个实施例将有助于理解包括一般概 述到更具体概念的多个概念。应注意的是，本发明的技术范围由权利要求书定义，并且不限 于下述每个实施例。另外，在实施例中所述特征的所有组合并非始终对本发明是必不可少 的。
(概述)根据本发明的一实施例的数据移位器是基于通过多级二进制复用器构建的桶形移位 器。通过控制复用器中的多个开关的每个开关而实现扩展/填充移位器。
图5示出根据本发明的实施例的用于带有N (=8)个通道的数据扩展移位器的数 据通道。数据扩展移位器构建带有多个级。每级包括用于选择两个输入通道之一和输出选定通道使得在必要时第P个MUX将数据移位个通道的复用器(MUX)。更具体地说，对于 m=0，... ,(JV ——2叫),第 P 级
权利要求
1.一种对N通道数据序列执行数据移位操作的数据移位器(10)， (a)包括多个级，其中每级包括N个基本单元(20)， (b)其中包括在第P级中的第m个基本单元(20) 最初指派有预确定的一比特值c和正整数q，以及 包括 -用于输入其大小大于或等于一比特的要处理的目标数据的部件(21)； -用于输入目的地数据的部件(22)，所述目的地数据表示所述输入目标数据的逻辑“或” Data (p，m)应路由选择到的通道的通道号，所述目的地数据的大小是
2.根据权利要求1所述的数据移位器，其中用于输出的部件(25，26，28，29)执行根据来自Des (p，m)的最低有效比特的第q比特是否匹配所述比特值c而分成两种情况的输出 (i)其中如果来自Des(p，m)的最低有效比特的第q比特确实匹配所述一比特值C，则输出Data (P, m)作为目标数据和Des (p, m)作为目的地数据去往下一级中包括的第m个基本单元，并且如果则还输出值O作为目标数据和值O作为目的地数据去往下一级中包括的第(111+20)个基本单元，否则 ( )其中如果来自Des (p，m)的最低有效比特的第q比特不匹配所述一比特值C，则输出值O作为目标数据和值O作为目的地数据去往下一级中包括的第m个基本单元，并且如果则输出Data (P, m)作为目标数据和Des (p, m)作为目的地数据去往下一级中包括的第(m+〗·1-1)个基本单元。
3.根据权利要求2所述的数据移位器，其中所述N通道数据序列的每个通道数据的比特宽度是相同的。
4.根据权利要求2或3所述的数据移位器，其中级的数量是
5.根据权利要求2-4任一项所述的数据移位器,其中
6.根据权利要求2-4任一项所述的数据移位器，其中q=p，并且指派到在第P级中包括的第m个基本单元的一比特值c是来自(m)2的最低有效比特的第P比特。
7.一种用于第一数据序列和第二数据序列的复用器，包括 扩展部件，用于通过使用根据权利要求5所述的数据移位器，扩展所述第一和所述第二数据序列中的每个序列；以及 计算部件，用于计算所述扩展的第一数据序列和所述扩展的第二数据序列的逻辑“或”。
8.一种将输入数据序列中包括的每个数据元素Data(m)筛分到两个群组中的数据筛分器，所述筛分是基于对应于所述数据元素Data (m)的分类关键字K (m)和取所述分类关键字K(m)作为输入并且输出从两个候选X和Y选择的值的预确定的判定函数f (K (m))，所述数据筛分器包括 第一收集部件，用于通过使用根据权利要求6所述的数据移位器，从所述输入数据序列中包括的数据元素收集对应于所述判定函数f (K(m))输出值X的分类关键字的数据元素，以输出第一数据序列；以及 第二收集部件，用于通过使用根据权利要求6所述的数据移位器，从所述输入数据序列中包括的数据元素收集对应于所述函数f (K(m))输出值Y的分类关键字的数据元素，以输出第二数据序列。
9.根据权利要求8所述的数据筛分器，其中对应于所述数据元素的分类关键字是所述数据元素本身的值。
10.一种将输入数据序列中包括的每个数据元素分类的数据分类器，包括 输入部件，用于将所述输入数据序列中包括的每个数据元素输入到根据权利要求8或9所述的数据筛分器以便获得数据元素的两个序列； 控制部件，用于执行控制以将所述两个独立数据序列中包括的每个数据元素重复输入到根据权利要求8或9所述的数据筛分器，使得将所述输入数据序列中包括的所有数据元素分类。
11.一种将输入数据序列中包括的每个数据元素分类的数据分类器， 包括根据权利要求8或9所述的多个数据筛分器， 其中所述多个数据筛分器包括将所述输入数据序列作为目标数据序列输入的一个数据筛分器，以及 所述多个数据筛分器的每个筛分器 -输入目标数据序列， -基于最初指派到所述数据筛分器的判定函数，将所述目标数据序列筛分到第一和第二数据序列中， -将包括不止一个数据元素的第一和/或第二数据序列作为目标数据序列输出到另一数据筛分器或多个数据筛分器，以及 -将只包括一个数据元素的第一和/或第二数据序列作为分类结果输出。
12.一种包括多个级的数据移位器(10)的控制方法，其中每级包括N个基本单元(20)以对N通道数据序列执行数据移位， (a)其中包括在第P级中的第m个基本单元(20) 最初指派有预确定的一比特值c和正整数q，以及 包括以下步骤 -输入(S84)其大小大于或等于一比特的要处理的目标数据； -输入(S85)目的地数据，所述目的地数据表示所述输入目标数据的逻辑“或” Data (p，m)应路由选择到的通道的通道号，所述目的地数据的大小是「tog3况1比特； -比较(S86)来自所述输入目的地数据的逻辑“或’Des (p，m)的最低有效比特的第q比特和所述一比特值c ;以及 -基于所述比较结果，输出(S87)值O和Data(p，m)之一作为目标数据及值O和Des (P, m)之一作为目的地数据去往下一级中包括的第m个基本单元，并且如果则还输出值O和Data (p，m)中的另一个作为目标数据及值O和Des (p，m)中的另一个作为目的地数据去往下一级中包括的第(111+20)个基本单元， (b)所述数据移位器(10)分别输入要作为目标数据处理的N通道数据序列和每个所述数据序列的目的地数据到第一级中包括的N个基本单元，以及 (c)所述数据移位器(10)将最后级中包括的基本单元输出的目标数据的逻辑“或”作为第m个通道的移位 输出数据来输出去往下一级中包括的第m个基本单元。
全文摘要
数据移位器(10)包括多个级，每级包括N个基本单元(20)，每个基本单元最初指派有一比特值c和正整数q。第p级中的第m个基本单元输入目标数据和表示输入目标数据的逻辑“或”Data(p,m)应路由选择到的通道号的目的地数据；比较来自输入目的地数据的逻辑“或”Des(p,m)的LSB的第q比特和该c；以及基于比较结果，输出Data(p,m)或值0及Des(p,m)或值0去往下一级中的第m个基本单元，并且如果m-1+2q-1<N，则还输出Data(p,m)和值0中的另一个及Des(p,m)和值0中的另一个去往下一级中的第(m+2q-1)个基本单元。移位器将要作为目标数据处理的N通道数据序列和每个数据序列的目的地数据输入第一级中的N个基本单元，并且将最后级中的基本单元输出的目标数据的逻辑“或”作为第m个通道的移位输出数据来输出去往下一级中的第m个基本单元。
文档编号G06F7/76GK103038744SQ20108006715
公开日2013年4月10日 申请日期2010年3月31日 优先权日2010年3月31日
发明者浅中和典 申请人:瑞典爱立信有限公司