专利名称：一种减少数据传输的缓存系统的制作方法
一种减少数据传输的缓存系统
技术领域：
本发明涉及计算机技术领域，特别涉及一种减少数据传输的缓存系统。背景技术：
当今的通讯或计算机系统都包含一个智能单元以控制系统内所有的通讯和数据 传输。这种控制单元可以是微处理器或微控制器或两者皆有。如果在这样一个系统内执行 数据传输，将造成大量数据通过微控制器或微处理器进行传输。试想将高速缓存中数据载 入微处理器，大量数据将通过微控制器从存储系统被传送到微处理器，或者在某些系统中 直接从存储系统传送到微处理器以更新缓存信息。再例如，像平板电脑或笔记本这样的低功耗产品处于深度休眠模式时，可刷新的 DRAM内容将被存入FLASH中以关闭刷新。在这种情况下，微处理器或微控制器将读出DRAM 内容并传送到FLASH存储空间。上述操作要求在短时间内传送大量数据，因而造成数据传输瓶颈。现有的解决方案是不断提高微处理器/微控制器与系统子单元之间的物理数据 连接速度。服务器系统则尝试引入大量并行处理来解决上述瓶颈。例如采用宽数据总线将 数据从存储子系统传到微处理器/微控制器，但是速度比较低，以应对在这种大型系统中 长信号线和数据完整性问题。这种方案对于笔记本这样的小型存储系统是不可行的。在这 种系统中，采用工作在高频下的高速连接的方式解决性能瓶颈。同时引入减少电压信号摆 动、差分信号或数据时钟与信号同时传输等各种各样的措施提高系统性能。通过不破坏信 号完整性的直接连接可以获得高性能。在存储系统中，这样的解决方法被称为完全缓冲存 储解决方案(FBDIMM)。将一个逻辑高速缓存芯片装在存储模组上，以高度并行方式与多个 存储芯片进行通讯。接收到的数据被转换成非常高速的窄数据流，然后通过一个相对较长， 但是严格的点对点链接从缓存芯片传送到微控制器，从而优化整个系统的性能。现有技术中还有很多奇特的解决方案，例如模拟信号化(利用模拟信号通过单一 信号线传输多位信息)、光信号传输等。然而，由于这些方法在技术上的难度和高成本，至今 无法应用于商用系统。如今的系统都是想通过提供高并行性(由于信号通路和干扰只能工作在低频的 系统)或高频下窄数据流来解决数据传输瓶颈。正如完全缓冲存储解决方案(FBDIMM)发明中所证实的，这两种解决方法似乎都 到了极限。想要获得更好的性能看来只能花费相当大的努力和成本，但是大多数低成本电 子系统是不允许的。
发明内容本发明提出了一种减少数据传输的缓存系统，通过减少微处理器或微控制器与系 统内子系统，尤其是存储子系统，所需的数据传输来提高系统性能。为了实现上述目的，本发明采用如下技术方案
一种减少数据传输的缓存系统，包括传输缓存、子系统和微处理器或微控制器，所 述传输缓存电性连接所述微处理器或微控制器，所述传输缓存电性连接所述子系统。所述传输缓存包括排序器和数据缓存寄存器，所述排序器连接所述微处理器或微 控制器及所述子系统，所述数据缓存寄存器连接所述排序器和子系统。所述子系统为存储子系统。所述存储子系统为DRAM存储器、Flash存储器、SRAM存储器、PCRAM存储器中一种 或多种。所述存储子系统包括DRAM存储器和Flash存储器，所述排序器连接所述微控制器 或微处理器及DRAM存储器和Flash存储器，所述数据缓存寄存器连接所述排序器、DRAM存 储器和Flash存储器。所述传输缓存设置于所述存储子系统中。所述存储子系统中设有存储芯片，所述传输缓存设置于所述存储芯片中。所述缓存系统还包括USB端口或硬盘端口，所述传输缓存连接所述USB端口或硬
盘端口。与现有技术相比，本发明具有以下优点本发明一种减少数据传输的缓存系统，微 处理器或微控制器A和传输缓存B通过AB总线相互连接，传输缓存B通过总线BC与子系 统C相连，平均来说，在AB总线上A到B (写)的数据量要小于BC总线上B到C (写)的数 据量，在系统正常工作模式下大约少10%;平均来说，在AB总线上B到A(读)的数据量要 小于BC总线上C到B (读)的数据量，在系统正常工作模式下大约少10 %。
图1是本发明一种减少数据传输的缓存系统的结构框图；图2是本发明一种减少数据传输的缓存系统的结构框图，其中对传输缓存的结构 进行细化；图3是一种传输缓存位置示意图，其中传输缓存设置于主板上；图4是一种传输缓存位置示意图，其中传输缓存设置于存储模组上；图5是一种传输缓存位置示意图，其中传输缓存设置于存储芯片上；图6是带有额外接口的缓存系统示意图；图7是另一种带有额外接口的缓存系统示意图。
具体实施方式下面结合附图对本发明做进一步详细描述。请参阅图1及图2所示，其描述了本发明的基本原理。降低数据传输的传输缓存芯 片MBu (Buffer)放置在微控制器/微处理器MC与存储子系统之间。存储子系统包括DRAM 和Flash等。以前的方法要求任何微控制器/微处理器与存储子系统之间的通讯都要把所 有将要处理的信息从存储子系统传入微控制器/微处理器，反之亦然。本发明中的传输缓 存芯片MBu能自动处理这些信息，从而减少存储子系统与微控制器/微处理器之间的通信。本发明尤其适合存储子系统，因此在图1和后面的图例中，这种传输缓存MBu都被 称为存储缓存。图1及图2中的存储子系统包括Flash和DRAM存储器，这在像手机、新一代的笔记本或平板电脑等移动应用领域相当普遍。当进入低功耗状态时，这种系统将把较 快的DRAM中的重要信息传送到Flash存储器中，然后关掉DRAM以达到节电的目的。以前 的方法会将DRAM中的所有信息通过微控制器/微处理器传送到Flash中。实际上，这项工 作可以由存储缓存MBu接收相应的微控制器/微处理器指令自动处理，本发明中存储缓存 MBu包括排序器sequencer和数据缓存寄存器registerbuffer。当平板电脑等低功耗产 品处于休眠模式时，传输缓存MBu接受来自微控制器MC的指令执行将DRAM中的信息写入 FLASH中以关断DRAM达到省电的目的；传输缓存MBu中的排序器sequencer将从微控制器 MC接收到的指令进行处理，发送读指令给DRAM，同时发送写指令给FLASH ；DRAM将其信息反 馈给传输缓存MBu，经过数据缓存寄存器register buffer将相关数据写入FLASH存储器。 在这个过程中，大量数据通讯在传输缓存、DRAM和FLASH之间进行，从而大大减少了微控制 器MC的参与。以将DRAM中的内容存储到FLASH中为例，存储缓存MBu的具体工作流程如 下1、设置字线虬为0;2、从DRAM中读取字线WL = 0的信息，并存储到数据缓存寄存器；3、当字线札小于16k时，将数据缓存寄存器中的数据写入FLASH，同时从DRAM中 读取字线WL+1的数据并存储到数据缓存寄存器；4、字线虬=虬+1，重复步骤3至16k。请参阅图3至图5所示，给出了传输缓存芯片在系统中可能的位置。它可以放在 应用主板上(图3)，也可以放在存储模组上(图4)，还可以放在存储芯片chip中(图5)。 最有利的方案是将缓存芯片放在存储模组上，类似于之前描述的FBDIMM工作原理。将DRAM 中的内容传送到Flash存储器中只是减少与微控制器/微处理器数据通讯的一种功能，许 多其他功能也是可以实现的，比如图像功能(自动图像内容转换、多边形建模等)、自动压 缩/解压音频和视频数据、用于降低功耗的信号倒相编码、冗余计算等。通过减少与微控制 器/微处理器的数据通讯，系统整体性能可以得到大幅提高。请参阅图6至图7所示，描述了如何将传输缓存概念延伸。通过提供额外的传输 缓存与USB或硬盘接口连接，从而根据接收和执行微控制器/微处理器发出的命令自动处 理各种数据冲突。
权利要求
1.一种减少数据传输的缓存系统，其特征在于包括传输缓存(MBU)、子系统和微处 理器或微控制器，所述传输缓存(MBu)电性连接所述微处理器或微控制器，所述传输缓存 (MBu)电性连接所述子系统。
2.如权利要求1所述一种减少数据传输的缓存系统，其特征在于所述传输缓存(MBu) 包括排序器(sequencer)和数据缓存寄存器(register buffer)，所述排序器(sequencer) 连接所述微处理器或微控制器及所述子系统，所述数据缓存寄存器(register buffer)连 接所述排序器(sequencer)和子系统。
3.如权利要求2所述一种减少数据传输的缓存系统，其特征在于所述子系统为存储 子系统。
4.如权利要求3所述一种减少数据传输的缓存系统，其特征在于所述存储子系统为 DRAM存储器、Flash存储器、SRAM存储器、PCRAM存储器中一种或多种。
5.如权利要求4所述一种减少数据传输的缓存系统，其特征在于所述存储子系统包 括DRAM存储器和Flash存储器，所述排序器(sequencer)连接所述微控制器或微处理器 及DRAM存储器和Flash存储器，所述数据缓存寄存器(register buffer)连接所述排序器 (sequencer)、DRAM 存储器和 Flash 存储器。
6.如权利要求2所述一种减少数据传输的缓存系统，其特征在于所述传输缓存(MBu) 设置于所述存储子系统中。
7.如权利要求2所述一种减少数据传输的缓存系统，其特征在于所述存储子系统中 设有存储芯片，所述传输缓存(MBu)设置于所述存储芯片中。
8.如权利要求1至7中任一项所述一种减少数据传输的缓存系统，其特征在于所述 缓存系统还包括USB端口或硬盘端口，所述传输缓存(MBu)连接所述USB端口或硬盘端口。
全文摘要
本发明提供一种减少数据传输的缓存系统，包括传输缓存、子系统和微处理器或微控制器，所述传输缓存电性连接所述微处理器或微控制器，所述传输缓存电性连接所述子系统。本发明提供一种减少数据传输的缓存系统，微处理器或微控制器A和传输缓存B通过AB总线相互连接，传输缓存B通过总线BC与子系统C相连，平均来说，在AB总线上A到B(写)的数据量要小于BC总线上B到C(写)的数据量，在系统正常工作模式下大约少10％；平均来说，在AB总线上B到A(读)的数据量要小于BC总线上C到B(读)的数据量，在系统正常工作模式下大约少10％。
文档编号G06F13/16GK102110065SQ20111004142
公开日2011年6月29日 申请日期2011年2月21日 优先权日2011年2月21日
发明者濮必得 申请人:山东华芯半导体有限公司