专利名称：一种多通道数据采集单元的制作方法
技术领域：
本发明属于测试测量中的数据采集技术领域，特别涉及可以实现高动态范围、低输入噪音、低谐波失真、低串扰和高共模抑制比，又能满足功耗少及成本低的要求的数据采集单元及数据采集方法。
背景技术：
数据采集单元是基于计算机技术的测试系统中必备部件，其性能指标直接影响测试系统的性能。在测试测量中，有一大类信号对数据采集单元的性能指标要求较高，主要包括高动态范围、低输入噪音、低谐波失真、高共模抑制比和多通道之间低串扰等。同时，若是在现场使用的测试测量系统中，还要求低功耗，保证随机带的电源有足够长的工作时间。例如，石油勘探、矿物开采、地质勘查和生物医学信号检测应用中的数据采集，往往要求较长时间连续工作。其中，利用地震法进行石油勘探时，数据采集单元输入信号的动态范围从伏级到微伏级，且微伏级信号的检测能够获取更深地层的信息，更有意义。同时，由于地层分析的需要，期望采集单元对输入信号的谐波失真越小越好。不仅如此，由于地线环路造成了共模电压，还要求采集单元具有很强的抑制能力；对于多通道采集，更要求采集单元中各通道间的串扰也不能太大。通常，现代石油勘探数据采集单元要求动态范围大于120dB，等效输入噪声小于5uV，谐波失真小于-106dB，通道间串扰小于100dB。实际上，在医学中要求更高，如在脑电波检测系统中，数据采集单元的输入信号小到微伏甚至亚微伏级，并要求谐波失真小和共模抑制比高，只有这样才能保证微弱异常信号的检测。目前，商用的基于△ Σ调制模拟/数字信号转换原理的数据采集单元技术能实现高动态范围和低输入噪音。然而，这些数据采集单元在实现低谐波失真和通道低串扰性能方面普遍存在困难。在石油勘探领域有一种数据采集方案，采用美国CirrusLogic公司的地震数据采集套片来实现上述数据采集指标，其原理如图1所示。该方案通常以一套地震数据采集套片为核心实现4个通道的数据采集，一套套片由4个前置放大器CS3301A、2个 Δ Σ调制器CS5372A、1个数字滤波器CS5376A和1个Δ Σ数模转换器CS4373A组成。每个数据采集通道由1个调理电路、1个电子开关、1个前置放大器、1/2个Δ Σ调制器和1/4数字滤波器组成，即2个采集通道共用一个Δ Σ调制器，4个采集通道共用1个数字滤波器。 该方案通过数字滤波器CS5376A产生测试数字位流TBS(TBSJest Bit Mream)，送入Δ Σ 数模转换器CS4373A产生高精度的测试信号，可以对数据采集通道和传感器进行自检。该方案的采集单元控制模块通过对数字滤波器CS5376A的控制来实现数据采集和自检，可以采用通用的微处理单元如MCU、DSP或FPGA等硬件实现。由于地震数据采集套片专门为石油勘探类似的高动态范围、低输入噪音、低谐波失真、低串扰和高共模抑制比的数据采集应用需求而研制，因此，它一方面从芯片指标上保证了上述这些性能指标的实现，另一方面在数字滤波器CS5376A中集成了地震套片数据采集和自检等常用的控制功能，基于该套片的数据采集单元控制模块的硬件设计和软件编程要求比较简单。但是，也正由于这是一个专门的芯片组，它由美国CirrusLogic公司专门生产，垄断销售，因此价格昂贵，而且该套片功耗较大，并不适合野外长期使用。
发明内容
本发明的目的在于针对上述已有技术的不足和缺点，提供一种多通道数据采集单元，既可以实现高动态范围、低输入噪音、低谐波失真、低串扰和高共模抑制比，又能满足低功耗和低成本的要求。本发明提出一种多通道数据采集单元，其特征在于，该采集单元由多个采集通道、 一个测试通道和一个采集单元控制模块组成；每个采集通道包括由常规滤波电路和电压保护电路组成的调理电路、电子开关和Δ Σ模数转换器，测试通道由一个Δ Σ数模转换器构成，采集单元控制模块基于可编程逻辑控制器(FPGA)芯片实现；待测试的多个传感器信号分别与一个采集通道相连，所述的多个采集通道与采集单元控制模块相连；Δ Σ数模转换器的输入端与采集单元控制模块的输出端相连，Δ Σ数模转换器的输出端分别与采集通道的各电子开关和各Δ Σ模数转换器相连；其中采集通道，用于对采集的待测试的传感器信号进行调理及转换，并对采集信号和测试信号进行切换；测试通道，用于接收采集单元控制模块的数字位流，并将转换好的模拟测试信号分别送到电子开关和Δ Σ模数转换器ADSU82的输入端；采集单元控制模块，用于接收采集通道送来的信号，并给采集通道下达测试指令； 给测试通道下达数字位流，接收上位机发来的指令并把采集到的数据存储并传送给上位机。本发明的特点及有益效果与现有技术相比，本发明的技术优势在于高性能、低功耗和低成本。本发明的高性能在于可以达到通道失真低于-116dB，通道噪音低于1.6μν，通道串扰抑制比大于122dB， 共模抑制比大于llOdB。本发明的低功耗在于采集单元(不包括单元控制器)在四通道同时采集时的功耗仅为221mW。本发明的低成本在于避免了采用价格昂贵的专用数据采集套片。
图1为已有的基于地震数据采集套片的四通道数据采集单元原理框图；图2为本发明的多通道数据采集单元的结构原理框图；图3为本发明的采集单元控制模块的结构图；图4为本发明的FPGA内部模块和多块ADSU82通信实施的连接图；图5为本发明的FPGA内部的TBS生成器结构图；图6为本发明的多通道数据采集工作的原理图；图7为本发明的采集单元控制程序的流程图。
具体实施例方式下面结合附图对本发明的多通道数据采集单元的实施例加以说明。本发明提出的一种多通道数据采集单元，其特征在于，该采集单元由多个采集通道、一个测试通道和一个采集单元控制模块组成；每个采集通道包括由常规滤波电路和电压保护电路组成的调理电路、电子开关和Δ Σ模数转换器，测试通道由一个Δ Σ数模转换器构成，采集单元控制模块基于可编程逻辑控制器(FPGA)芯片实现；待测试的多个传感器信号分别与一个采集通道相连，所述的多个采集通道与采集单元控制模块相连；Δ Σ数模转换器的输入端与采集单元控制模块的输出端相连，Δ Σ数模转换器的输出端分别与采集通道的各电子开关和各Δ Σ模数转换器相连；其中采集通道，用于对采集的待测试的传感器信号进行调理及转换，并对采集信号和测试信号进行切换；测试通道，用于接收采集单元控制模块的数字位流，并将转换好的模拟测试信号分别送到电子开关和Δ Σ模数转换器ADSU82的输入端；采集单元控制模块，用于接收采集通道送来的信号，并给采集通道下达测试指令； 给测试通道下达数字位流，接收上位机发来的指令并把采集到的数据存储并传送给上位机。本发明的多通道数据采集单元的实施例结构如图2所示，本实施例由多个采集通道、一个测试通道和一个采集单元控制模块组成。本实施例中每个采集通道包括由常规滤波电路和电压保护电路组成的调理电路、电子开关(如ADG733)和Δ Σ模数转换器 ADS1282 (美国TI公司生产)，测试通道由一个Δ Σ数模转换器CS4373A (美国Cirrus Logic公司生产)组成，采集单元控制模块基于可编程逻辑控制器FPGA芯片(如Altera公司Cyclone II系列中的EP2C35F484-C8芯片)来实现；其中，待测试的多个传感器信号分别与一个采集通道相连，所述的多个采集通道与采集单元控制模块相连；△ Σ数模转换器的输入端与采集单元控制模块的输出端相连，Δ Σ数模转换器的输出端分别与采集通道的各电子开关和各Δ Σ模数转换器相连。本发明所述采集单元控制模块的实施例结构如图3所示，由FPGA内部模块和外部结构组成。外部结构包括外部FLASH存储器(如An^9LV28M芯片)、SRAM存储器(如 K6F1616R6C芯片)和RS232接口(如MAX3237芯片)。FPGA内部模块为图中的粗黑框内示出，它是采集单元控制模块的主体，本实施例的FPGA内部模块包括系统运行模块、采集通道和测试通道的控制模块以及TBS生成器模块三部分，各部分的组成及功能描述如下系统运行模块包括软核处理器、内部定时器(Interval Time)、系统标识器 (System ID)、JTAGUART接口、UART接口、通用Flash接口和SRAM控制器。上述各部件均与Avalon总线相连；内部定时器提供系统定时信息；系统标识器提供该系统的标识信息； JTAG UART接口是上位机和采集单元控制模块间的串行通信接口，用于采集单元控制模块的调试；UART接口是采集单元控制模块通过RS232接口连接上位机的串行通讯接口，用于支持采集单元控制模块和上位机之间数据和指令的传输；通用Flash接口连接外部FLASH 存储器，并支持存储在外部FLASH存储器中的采集单元控制程序的存储和读取；SRAM控制器连接并支持SRAM存储器进行数据的存储。采集通道和测试通道的控制模块包括并行输入/输出内核sdrdy监视器、并行输入/输出内核PAD控制器、若干个SPI接口和一个多路选择器。并行输入/输出内核sdrdy 监视器、并行输入/输出内核PAD控制器和若干个SPI接口均与Avalon总线相连；并行输入/输出内核sdrdy监视器，用于监测采集结果是否已经可以被读取；并行输入/输出内核PAD控制器实现多块ADSU82的重启和同步，CS4373A的输出模式和输出增益的设置，电子开关ADG733的开关状态设置等功能；SPI接口的数量和采集通道的数量相同，即每一个采集通道对应一个SPI接口，其中的1个SPI接口被配置为主模式，读取ADS1282送来的数据，并且和多路选择器连接实现所有采集通道指令的写入；其余的SPI接口被配置为从模式，读取对应的ADS1282送来的数据；多路选择器位于主模式SPI接口和所有采集通道的 ADS1282之间，通过多路选择器实现不同采集通道ADSU82的选通，被选通的ADS1282可以接受主模式SPI接口的指令并进行采集参数的设置。采集通道和测试通道的控制模块中 SPI接口可以实现各个采集通道ADSU82的数据并行读取和指令非并行写入。数据并行读取能够实现多通道数据最快速的读取，从而保证较高的采样速率。指令非并行写入能够保证不同的通道设定不同的采集参数，保证数据采集参数的灵活性。图4所示为本实施例的FPGA内部模块和采集通道的多块ADS1282通信连接图。 其中，FPGA内部模块的主模式SPI接口的SPI_1_SCLK管脚和每块ADSU82的SCLK管脚相连，由SPI_1_SCLK管脚输出数据采集工作时钟给各块ADSU82，各块ADSU82的Dout管脚均分别连接到相应的主模式SPI接口的MISO管脚(SPI_1_MIS0)或者相应的从SPI接口的
MOSI管脚(SPI_2_M0SI、......、SPI_n_M0SI)，各块ADSU82的Din管脚分别连接到多路选
择器的相应管脚(Mux_Din_l、Mux_Din_2、......、Mux_Din_n)。同时，将任意 1 ±夬 ADS1282
的DRDY/管脚连接到并行输入/输出内核sdrdy监视器的sdrdy管脚。图5为本实施例的FPGA内部的TBS生成器(TBS Generator)结构图，它由依次连接的波形数据存储器、数字插值滤波器和Δ Σ调制器组成。TBS生成器模块用于产生数据位流，送给CS4373A产生高精度的测试信号。其中，波形数据存储器中存储的是一个周期的波形，该波形经过数字插值滤波器后提高采样率，再经过△ Σ调制器调制后即可产生数字位流TBS。本发明采用上述多通道数据采集单元的数据采集方法如图6所示，包括数据采集、自检和采集单元控制三部分；分别叙述如下数据采集来自测量传感器的信号先经过信号调理，即滤波和电压保护，接着通过通道分配后进入Δ Σ模数转换芯片ADSU82，在其中进行放大、模数转换、滤波后通过其 SPI接口输出31位高精度数字信号，进入采集单元控制模块，由其进行数据存储或上传。自检如果采集单元控制模块接收到上位机要求进行采集单元自检的命令，则它立即通过其内部的TBS生成器产生测试信号数据位流TBS，送给数模转换器，由其通过数模转换产生高精度的测试信号，产生的测试信号根据测试项目的不同进行通道分配，分别送给采集通道或者传感器，接着执行前述的数据采集的步骤。采集单元控制采集单元的控制通过存储于外部FLASH存储器中的控制流程来实现。图7所示为本发明所述采集单元控制流程图。该控制流程包括以下步骤采集单元控制模块接收并解析上位机的指令，并对“是否自检”作出判断。如果需要自检，则采集单元控制模块先输出数据位流并驱动CS4373A芯片，由其产生高精度的模拟测试信号，并送到电子开关或ADS1282的入口端。不论是数据采集还是自检，都需要根据不同的测试需要，由采集单元控制模块先设置电子开关的状态和设定采集参数，再启动数据采集进行模数转换，最后由采集单元控制模块完成数据存储和上传。
权利要求
1.一种多通道数据采集单元，其特征在于，该采集单元由多个采集通道、一个测试通道和一个采集单元控制模块组成；每个采集通道包括由常规滤波电路和电压保护电路组成的调理电路、电子开关和Δ Σ模数转换器，测试通道由一个Δ Σ数模转换器构成，采集单元控制模块基于可编程逻辑控制器FPGA芯片实现；待测试的多个传感器信号分别与一个采集通道相连，所述的多个采集通道与采集单元控制模块相连；△ Σ数模转换器的输入端与采集单元控制模块的输出端相连，Δ Σ数模转换器的输出端分别与采集通道的各电子开关和各Δ Σ模数转换器相连；其中采集通道，用于对采集的待测试的传感器信号进行调理及转换，并对采集信号和测试信号进行切换；测试通道，用于接收采集单元控制模块的数字位流，并将转换好的模拟测试信号分别送到电子开关和Δ Σ模数转换器ADSU82的输入端；采集单元控制模块，用于接收采集通道送来的信号，并给采集通道下达测试指令；给测试通道下达数字位流，接收上位机发来的指令并把采集到的数据存储并传送给上位机。
2.如权利要求1所述的采集单元，其特征在于，所述采集单元控制模块由FPGA内部模块和外部电路组成；外部电路包括外部FLASH存储器、SRAM存储器和RS232接口 ；FPGA内部模块包括系统运行模块、采集通道和测试通道的控制模块以及TBS生成器模块三部分。
3.如权利要求2所述的采集单元，其特征在于，所述系统运行模块包括软核处理器、内部定时器、系统标识器、JTAGUART接口、UART接口、通用Flash接口和SRAM控制器；所述各部件均与Avalon总线相连；内部定时器提供系统定时信息；系统标识器提供该系统的标识信息JTAG UART接口是上位机和采集单元控制模块间的串行通信接口，用于采集单元控制模块的调试；UART接口是采集单元控制模块通过RS232接口连接上位机的串行通讯接口， 用于支持采集单元控制模块和上位机之间数据和指令的传输；通用Flash接口连接外部 FLASH存储器，并支持存储在外部FLASH存储器中的采集单元控制程序的存储和读取；SRAM 控制器连接并支持SRAM存储器进行数据的存储。
4.如权利要求2所述的采集单元，其特征在于，所采集通道和测试通道的控制模块包括并行输入/输出内核sdrdy监视器、并行输入/输出内核PAD控制器、若干个SPI接口和一个多路选择器；并行输入/输出内核sdrdy监视器、并行输入/输出内核PAD控制器和若干个SPI接口均与Avalon总线相连；并行输入/输出内核sdrdy监视器，用于监测采集结果是否已经可以被读取；并行输入/输出内核PAD控制器实现多块ADSU82的重启和同步，CS4373A的输出模式和输出增益的设置，电子开关ADG733的开关状态设置功能；SPI接口的数量和采集通道的数量相同，即每一个采集通道对应一个SPI接口，其中的1个SPI接口被配置为主模式，读取ADS1282送来的数据，并且和多路选择器连接实现所有采集通道指令的写入；其余的SPI接口被配置为从模式，读取对应的ADS1282送来的数据；多路选择器位于主模式SPI接口和所有采集通道的ADS1282之间，通过多路选择器实现不同采集通道ADSU82的选通，被选通的ADS1282可以接受主模式SPI接口的指令并进行采集参数的设置；采集通道和测试通道的控制模块中SPI接口可以实现各个采集通道ADSU82的数据并行读取和指令非并行写入；数据并行读取能够实现多通道数据最快速的读取，从而保证较高的采样速率；指令非并行写入能够保证不同的通道设定不同的采集参数，保证数据采集参数的灵活性。
5.如权利要求2所述的采集单元，其特征在于，所述FPGA内部的TBS生成器由依次连接的波形数据存储器、数字插值滤波器和△ Σ调制器组成；TBS生成器模块用于产生数据位流，送给CS4373A产生高精度的测试信号；其中，波形数据存储器中存储的是一个周期的波形，该波形经过数字插值滤波器后提高采样率，再经过△ Σ调制器调制后即可产生数字位流TBS。
全文摘要
本发明涉及一种多通道数据采集单元，属于测试测量中的数据采集技术领域，该采集单元由多个采集通道、一个测试通道和一个采集单元控制模块组成；每个采集通道包括由常规滤波电路和电压保护电路组成的调理电路、电子开关和Δ∑模数转换器，测试通道由一个Δ∑数模转换器构成，采集单元控制模块基于可编程逻辑控制器芯片实现；所述的多个采集通道与采集单元控制模块相连；Δ∑数模转换器的输入端与采集单元控制模块的输出端相连，Δ∑数模转换器的输出端分别与采集通道的各电子开关和各Δ∑模数转换器相连。本发明既可以实现高动态范围、低输入噪音、低谐波失真、低串扰和高共模抑制比，又能满足低功耗和低成本的要求。
文档编号G06F17/40GK102201014SQ20111013685
公开日2011年9月28日 申请日期2011年5月24日 优先权日2011年5月24日
发明者彭卓, 熊剑平, 贾惠波, 邓焱, 马骋 申请人:清华大学