专利名称：一种多核处理器存储系统装置及方法
技术领域：
本发明涉及微处理器和计算机系统领域，具体地说，涉及面向多核处理器存储系统体系结构。
背景技术：
随着处理器的速度不断提高，同时多核处理器并行计算的发展，使得计算的效率不断增强，同时，也对数据存取效率的要求越来越高。由于数据存取的效率对多核处理器性能影响很大，因此提高计算机的数据存取的效率尤其重要。在传统的多核处理器存储系统中(如图3)，其运行的总体流程(如图4)不对计算所使用的数据进行区别，因此中间数据和最终结果数据的存取过程是相同的。传统的多核处理器存储系统中每一次中间计算数据都写回主存储装置，每一次都要从主存储装置读取下一次计算的数据的过程，使整个计算过程变得复杂和繁琐，降低了存取的效率。
发明内容
本发明提出一种多核处理器存储系统装置，用于构建更加高效的多核处理器存储系统体系。本发明的多核处理器存储系统装置包主存储装置，高速缓存装置，中间数据缓存阵列装置，总线装置，多核处理器阵列装置，其中主存储装置，高速缓存装置，多核处理器阵列装置，中间数据缓存阵列装置依次通过总线装置连接。其中，所述主存储装置，用来存储指令代码和数据；所述高速缓存装置包括指令高速缓存装置和数据高速缓存装置，所述指令高速缓存装置从主存储装置中读取指令代码并缓存；所述数据高速缓存装置，该装置从主存储装置中读取数据并缓存，接收多核处理器阵列装置输出的结果数据并缓存，同时将结果数据写回到主存储装置中；所述中间数据缓存阵列装置，缓存多核处理器阵列装置在计算过程中的中间数据；所述多核处理器阵列装置，从所述指令高速缓存装置读取指令代码，从所述数据高速缓存装置读取数据，执行指令代码进行数据计算，并且使用所述中间数据缓存阵列，写入或者读取中间计算数据；所述总线装置包括中间数据缓存阵列装置访问总线，所述多核处理器阵列装置通过该总线访问中间数据缓存块；高速缓存装置访问总线，所述多核处理器阵列装置通过该总线访问所述数据高速缓存装置，以及通过该总线从所述指令高速缓存装置读取指令代码；主存储装置访问总线，所述数据高速缓存装置通过该总线访问所述主存储装置， 以及所述指令高速缓存装置通过该总线从所述主存储装置读取指令代码。所述的中间数据缓存阵列装置包括多个中间数据缓存块，所述中间数据缓存块是用于存储中间数据的存储器。所述的多核处理器阵列装置包括多个处理器核，其每个处理器核为单个处理器单兀。所述指令高速缓存装置从所述主存储装置中，提前获得需要执行的指令代码，同时所述数据高速缓存装置从所述主存储装置中，提前获得需要的数据，然后，所述多核处理器阵列装置从所述指令高速缓存装置和所述数据高速缓存装置中，读取指令代码和数据， 执行计算，并将中间计算数据写入所述中间数据缓存阵列装置，接着从所述中间数据缓存阵列装置读取所需数据，同时从所述指令高速缓存装置读取指令代码，继续计算，如此循环，直至计算出最终结果数据，并将最终结果数据写入所述数据高速缓存装置，最后，所述数据高速缓存装置将最终结果数据写回所述主存储装置中。根据本发明的多核处理器存储方法的操作步骤如图1所示。具体方法以及特征， 在于包括以下步骤步骤1 高速缓存装置读取主存储装置中指令代码和数据；步骤2 多核处理器阵列读取高速缓存装置中指令代码和数据；步骤3 多核处理器阵列执行计算；步骤4 计算结果数据写入到数据高速缓存装置中； 步骤5，高速缓存装置将最终结果数据写回到主存储装置中。其中，在步骤1中，所述高速缓存装置为指令高速缓存装置和数据高速缓存装置， 其进一步包含步骤步骤1. 1，提前将所需的指令代码从主存储装置中读取到指令高速缓存装置中；步骤1. 2，提前将所需的数据从主存储装置中读取到数据高速缓存装置中；所述步骤2进一步包含步骤步骤2. 1，多核处理器阵列装置从指令高速缓存装置中快速的读取指令代码；步骤2. 2，当多核处理器阵列装置需要使用主存储装置中数据时，从数据高速缓存装置中快速的读取数据；其中，在所述步骤3，多核处理器阵列装置执行计算时，还可以包含以下步骤步骤3. 1，计算出的中间数据，快速写入中间数据缓存阵列装置中；步骤3. 2，多核处理器阵列装置从中间数据缓存阵列装置中读取再次计算所需的中间数据，同时从指令高速缓存装置读取指令代码，继续执行计算，如果计算得到最终结果数据，则结束计算，进入步骤4，否则返回步骤3. 1，将计算所得数据作为中间数据快速写入中间数据缓存阵列装置，然后再次执行步骤3. 2 ；所述的步骤2中，所述的多核处理器阵列装置包括多个处理器核，每个处理器核为单个处理器单元。所述的步骤3. 1中，所述的中间数据缓存阵列装置包括多个中间数据缓存块；中间数据通过中间数据缓存阵列装置访问总线写入中间数据缓存块中。本发明根据中间计算数据是临时存在的性质，省去了将中间计算数据写回主存储装置及再次读取主存储装置的过程，提升了存取效率和速度，提高了处理器的效率。
参照如下附图将更加易于理解本发明图1所示为本发明提出的存储系统总体流程图；图2所示为用于实现本发明的存储系统装置的结构框图；图3所示为传统的存储系统的结构框图；图4所示为传统的存储系统总体流程图；图5中间数据缓存阵列装置的结构框图；图6多核处理器阵列的结构框图。
具体实施例方式本发明的多核处理器存储系统装置(如图幻包括主存储装置、高速缓存装置、中间数据缓存阵列装置、总线装置、多核处理器阵列装置，其中主存储装置，高速缓存装置，多核处理器阵列装置，中间数据缓存阵列装置依次通过总线装置连接。其中，所述的主存储装置用来存储指令代码和数据；所述的高速缓存装置包括指令高速缓存装置和数据高速缓存装置，指令高速缓存装置从主存储装置中读取指令代码并缓存；而数据高速缓存装置从主存储装置中读取数据并缓存，接收多核处理器阵列装置输出的结果数据并缓存，同时将结果数据写回到主存储装置中；所述的中间数据缓存阵列装置包括多个中间数据缓存块，如图5所示，中间数据缓存块1、中间数据缓存块2、…、中间数据缓存块M，这些中间数据缓存块是用于存储中间数据的存储器；中间数据缓存阵列装置能够缓存多核处理器阵列装置在计算过程中的中间数据；所述的多核处理器阵列装置包括多个处理器核，如图6所示，处理器核1、处理器核2、…、处理器核N，其每个处理器核为单个处理器单元。多核处理器阵列装置从所述指令高速缓存装置读取指令代码，从所述数据高速缓存装置读取数据，执行指令代码进行数据计算，并且使用所述中间数据缓存阵列，写入或者读取中间计算数据；所述的总线装置(如图2所示)包括中间数据缓存阵列装置访问总线，所述多核处理器阵列装置通过该总线访问中间数据缓存块；高速缓存装置访问总线，所述多核处理器阵列装置通过该总线访问所述数据高速缓存装置，以及通过该总线从所述指令高速缓存装置读取指令代码；主存储装置访问总线，所述数据高速缓存装置通过该总线访问所述主存储装置，以及所述指令高速缓存装置通过该总线从所述主存储装置读取指令代码。本发明装置通过以下方式来实施的，如图2、图5、图6所示首先，如图2所示，所述指令高速缓存装置通过主存储装置访问总线从所述主存储装置中提前获得需要执行的指令代码，同时所述数据高速缓存装置通过主存储装置访问总线从所述主存储装置中提前获得需要的数据；然后，所述多核处理器阵列装置通过高速缓存装置访问总线分别从所述指令高速缓存装置和所述数据高速缓存装置中读取指令代码和数据，处理器核1 (如图6所示)根据读取的指令代码对数据进行计算，并通过中间数据缓存阵列装置访问总线将中间计算数据写入所述中间数据缓存阵列装置中中间数据缓存块1中(如图5所示)；接着，所述多核处理器阵列装置中处理器核2 (如图6所示)通过中间数据缓存阵列装置访问总线从所述中间数据缓存阵列装置中中间数据缓存块1读取下一次运算所需数据，同时通过高速缓存装置访问总线从所述指令高速缓存装置读取下一次运算所需指令代码，根据获取的指令代码对数据继续计算，将中间计算数据写入所述中间数据缓存阵列装置中中间数据缓存块2中；接下来，所述多核处理器阵列装置中处理器核3通过中间数据缓存阵列装置访问总线从所述中间数据缓存阵列装置中中间数据缓存块2读取下一次运算所需数据，同时通过高速缓存装置访问总线从所述指令高速缓存装置读取下一次运算所需指令代码，根据获取的指令代码对数据继续计算，将中间计算数据写入所述中间数据缓存阵列装置中中间数据缓存块3中；如此循环，直至计算出最终结果数据，并将最终结果数据通过高速缓存装置访问总线写入所述数据高速缓存装置；最后，所述数据高速缓存装置通过主存储装置访问总线将最终结果数据写回所述主存储装置中。相较于传统的多核处理器存储系统，从两者的总体流程可以明显看出，本发明的多核处理器存储系统装置，省去了将中间计算数据写回主存储装置的过程，也省去了再次读取主存储装置的过程，显著提高了存取的效率。举例说明本发明的多核处理器存储装置的的操作方法，如图1所示包括以下步骤步骤1 高速缓存装置读取主存储装置中指令代码和数据；提前将所需的指令代码通过主存储装置访问总线从主存储装置中读取到指令高速缓存装置中，提前将所需的数据通过主存储装置访问总线从主存储装置中读取到数据高速缓存装置中；步骤2 多核处理器阵列装置读取高速缓存装置中指令代码和数据；在多核处理器阵列装置(如图6)内部包括多个处理器核，每个处理器核为单个处理器单元；处理器核1通过高速缓存装置访问总线分别从指令高速缓存装置中读取需要的指令代码，从数据高速缓存装置中读取需要的数据；步骤3 多核处理器阵列装置执行计算；步骤3. 1，计算出的中间数据，快速写入中间数据缓存阵列装置中； 处理器核1执行计算后，假定计算得出中间数据X，将中间数据X通过中间数据缓存阵列装置访问总线写入中间数据缓存阵列装置中，在中间数据缓存阵列装置(如图5)内部包括多个中间数据缓存块，因此中间数据X通过中间数据缓存阵列装置访问总线写入中间数据缓存块1 ；步骤3. 2，处理器核2通过高速缓存装置访问总线从指令高速缓存装置中读取再次计算需要的指令代码，同时通过中间数据缓存阵列装置访问总线从中间数据缓存块1中读取到中间数据X，并使用X继续计算，得到数据Y ；步骤4 处理器核2通过高速缓存装置访问总线从指令高速缓存装置中读取到终止计算的指令代码，则把数据Y作为最终结果数据，写入到数据高速缓存装置中；处理器核2将最终结果数据Y通过高速缓存装置访问总线写入到数据高速缓存装置中；步骤5，高速缓存装置将最终结果数据写入到主存储装置中；
数据高速缓存装置再将最终结果数据Y通过主存储装置访问总线写回到主存储装置中。
权利要求
1.一种多核处理器存储系统装置，其特征在于包括主存储装置，高速缓存装置，中间数据缓存阵列装置，总线装置，多核处理器阵列装置，其中主存储装置，高速缓存装置，多核处理器阵列装置，中间数据缓存阵列装置依次通过总线装置连接。
2.根据权利要求1所述的多核处理器存储系统装置，其中， 所述主存储装置，用来存储指令代码和数据；所述高速缓存装置包括指令高速缓存装置和数据高速缓存装置，所述指令高速缓存装置从主存储装置中读取指令代码并缓存；所述数据高速缓存装置从主存储装置中读取数据并缓存，接收多核处理器阵列装置输出的结果数据并缓存，同时将结果数据写回到主存储装置中；所述中间数据缓存阵列装置，缓存多核处理器阵列装置在计算过程中的中间数据； 所述多核处理器阵列装置，从所述指令高速缓存装置读取指令代码，从所述数据高速缓存装置读取数据，执行指令代码进行数据计算，并且使用所述中间数据缓存阵列，写入或者读取中间计算数据；所述总线装置包括中间数据缓存阵列装置访问总线、高速缓存装置访问总线、主存储装置访问总线。
3.根据权利要求2所述的多核处理器存储系统装置，其中，所述的中间数据缓存阵列装置访问总线，所述多核处理器阵列装置通过该总线访问中间数据缓存块；所述的高速缓存装置访问总线，所述多核处理器阵列装置通过该总线访问所述数据高速缓存装置，以及通过该总线所述指令高速缓存装置读取指令代码；所述的主存储装置访问总线，所述数据高速缓存装置通过该总线访问所述主存储装置，以及所述指令高速缓存装置通过该总线从所述主存储装置读取指令代码。
4.根据权利要求2所述的多核处理器存储系统装置，其中，所述的中间数据缓存阵列装置包括多个中间数据缓存块，所述中间数据缓存块是用于存储中间数据的存储器。
5.根据权利要求2所述的多核处理器存储系统装置，其中，所述的多核处理器阵列装置包括多个处理器核，其每个处理器核为单个处理器单元。
6.一种多核处理器存储方法，其特征在于，所述的多核处理器存储方法包括以下步骤步骤1 高速缓存装置读取主存储装置中指令代码和数据； 步骤2 多核处理器阵列读取高速缓存装置中指令代码和数据； 步骤3 多核处理器阵列执行计算； 步骤4 计算结果数据写入到数据高速缓存装置中； 步骤5，高速缓存装置将最终结果数据写回到主存储装置中。
7.根据权利要求6所述的多核处理器存储方法，其中，所述的步骤1中，所述高速缓存装置为指令高速缓存装置和数据高速缓存装置，其进一步包含步骤；步骤1.1，提前将所需的指令代码从主存储装置中读取到指令高速缓存装置中； 步骤1. 2，提前将所需的数据从主存储装置中读取到数据高速缓存装置中。
8.根据权利要求6所述的多核处理器存储方法，其中，所述的步骤2进一步包含步骤 步骤2. 1，多核处理器阵列装置从指令高速缓存装置中快速的读取指令代码；步骤2. 2，当多核处理器阵列装置需要使用主存储装置中数据时，从数据高速缓存装置中快速的读取数据。
9.根据权利要求6所述的多核处理器存储方法，其中，所述的的步骤3，多核处理器阵列装置执行计算时，包含以下步骤步骤3. 1，计算出的中间数据，快速写入中间数据缓存阵列装置中；步骤3. 2，多核处理器阵列装置从中间数据缓存阵列装置中读取再次计算所需的中间数据，同时从指令高速缓存装置读取指令代码，继续执行计算，如果计算得到最终结果数据，则结束计算，进入步骤4，否则返回步骤3. 1，将计算所得数据作为中间数据快速写入中间数据缓存阵列装置，然后再次执行步骤3. 2。
10.根据权利要求6所述的多核处理器存储方法，其中，所述的步骤2中，所述的多核处理器阵列装置包括多个处理器核，每个处理器核为单个处理器单元；所述的步骤3. 1中，所述的中间数据缓存阵列装置包括多个中间数据缓存块；中间数据通过中间数据缓存阵列装置访问总线写入中间数据缓存块中。
全文摘要
多核处理器存储系统装置，作为多核处理器体系结构的一个组成部分，在处理器体系的运行过程中，完成指令利数据的快速存取操作。所述存储系统装置包括主存储装置，用来存储指令代码和数据；指令高速缓存装置，该装置从主存储装置中读取指令代码并缓存；数据高速缓存装置，该装置从主存储装置中读取数据并缓存，接收多核处理器阵列装置输出的结果数据并缓存，同时将结果数据写回到主存储装置中；中间数据缓存阵列装置，缓存多核处理器阵列装置在计算过程中的中间数据；多核处理器阵列装置，从指令高速缓存装置读取指令代码，从数据高速缓存装置读取数据，执行指令代码进行数据计算，并且使用中间数据缓存阵列，写入或者读取中间计算数据。
文档编号G06F15/80GK102375801SQ201110242698
公开日2012年3月14日 申请日期2011年8月23日 优先权日2011年8月23日
发明者孙瑞琛 申请人:孙瑞琛