专利名称：一种基于概率计算的正余弦信号的产生方法
一种基于概率计算的正余弦信号的产生方法技术领域
本发明属于数字通信技术领域，具体涉及基于概率计算的正余弦信号在现场可编程逻辑门阵列(FPGA)上的产生方法。
背景技术：
传统的信号处理方法大都基于精确数据的计算。随着电路工艺的不断发展，对于电路计算的精准度要求越来越难以保证，而且随着计算复杂度的提高，电路面积会不断变大，功耗也随之增大，将成为集成电路设计的瓶颈。如何提高电路计算的精准度及电路的容错能力，以及如何减少电路面积及电路功耗，将是未来电路设计要面临且亟待解决的问题。
目前在FPGA上产生正余弦信号的方法主要有《无线电工程协会-电子计算机期干丨J〉〉(IRE Transactions on Electronic Computers, vol. EC-8, pp. 330-334,1959)提出的基于坐标旋转数字计算(Coordinate Rotation Digital Computer，简称C0RDIC)算法的方法及《国际电子与电气工程师协会-音频和电声期刊》(IEEE Transactions on Audio and Electroacoustics,vol. 19，pp. 48-57，1971)提出的数字直接频率合成(DDS)方法。其中CORDIC算法是对正余弦函数的迭代计算方法，每次迭代都使其旋转一个固定角度θ，这个固定角度θ的正切值tan θ取值为2_乂丨=0，1，2，…)，因而适合在FPGA上通过移位的方式实现计算，且可通过流水线的方式实现正余弦函数的计算，也只需较少的存储器；而 DDS方法是将正余弦信号的函数值储存在存储器中，通过读存储器得到相应的正余弦函数值。该方法虽然具有精度高、控制灵活的优点，但其存储器的开销很大，需占用很大的存储空间。上述两类传统的方法还均存在容错能力不足以及电路面积大的缺点。
概率计算理论基础是用一组随机编码的脉冲序列来表示取值范围在W，l]的数值，比如将高电平出现的概率看作是一个取值范围在W，1]的数值，则随机序列的信息就包含在高电平出现的概率之中，对高电平出现的次数做一个统计平均，就能得到相应的信息值。随着电路技术的发展及信号处理的需求，概率计算方法也开始应用于信号处理及数学计算等精确计算领域，相比于传统的计算方法，概率计算在容错能力、电路复杂度、电路面积等多方面具备更大的优势。发明内容
本发明的目的是提出一种基于概率计算的正余弦信号在现场可编程逻辑门阵列 (FPGA)上的产生方法，以提高电路的容错能力，减小电路面积及复杂度。
本发明基于概率计算的正余弦信号在现场可编程逻辑门阵列上的产生方法，其特征在于整个系统的构成方式为角度产生器的输出及常量存储器的输出都和转化器的输入端相连接，转化器的输出和数据处理器的输入端相连接，数据处理器的输出和计数器的输入端相连接，计数器输出计算结果；其中
所述角度产生器，由频率控制字的输出和相位累加器的输入端口相连接，相位累加器的输出同时和自身输入端以及相位相加器的输入端相连接，相位控制字的输出和所述相位相加器的另一个输入端相连接，相位相加器的输出接下一级运样配置连结所组成；每隔；个时钟周期，相位累加器累加一次由频率控制字输入的值，然后送往相位相加器，相 K位相加器将相位累加器的值与相位控制字的值进行相加，产生一个角度值，输出给下一级； 其中N为每个数所用的概率序列长度，K为并行电路的个数；
所述常量存储器存储需要用到的概率值为去、去、去、去和去，共5个；2 6 12 20 30
所述转化器，由角度产生器的输出及常量存储器的输出分别和两个寄存器的输入端相连接，两个寄存器的输出分别和两个比较器的输入端相连接，线性反馈移位寄存器各个抽头分别和去相关器的各相应抽头输入端相连接，去相关器的输出同时和所述两个比较器的另一输入端相连接，该两个比较器的输出端分别接下一级两个去相关器的输入端，这样配置连结所组成；去相关器是对线性反馈移位寄存器进行不同的抽头，从而产生多个不相同的数据；比较器对寄存器的值及去相关器的值进行比较，输出0或1比特序列，与寄存角度值寄存器相连的比较器输出一个比特序列，与寄存常量寄存器相连的比较器输出五个比特序列；
所述数据处理器将上一级两个比较器输出的数据分别输给两组去相关器，该两组去相关器的输出和相互并联的Sin函数运算电路和COS函数运算电路的共同输入端相连接，它们的共同输出端接一下级；sin函数运算电路的连接方式为COs运算器的输出分别和去相关器的输入端及乘法器的输入端相连接，sin运算器的输出同时和另一个相关器的输入端以及与cos运算器输出端相连的乘法器的另一输入端相连接，两个去相关器的输出分别和另一个乘法器的两个输入端相连接，两个乘法器的输出分别接下一级；cos函数运算电路的连接方式为cos运算器的输出和去相关器的输入端以及乘法器的输入端相连接，去相关器的输出和乘法器的另一输入端相连接，乘法器的输出接下一级，sin运算器的输出和另一个去相关器的输入端以及另一个乘法器的输入端相连接，同sin运算器相连接的去相关器的输出和同sin运算器相连接的乘法器的另一输入端相连接，同sin运算器相连接的乘法器输出接下一级；与输出一个比特序列比较器相连的去相关器由六个位宽为1 的缓冲器串联组成，对每个缓冲器进行一次抽头，输出六个不相关的比特值；与输出五个比特序列比较器相连的去相关器由六个位宽为5的缓冲器串联组成，对其中一个缓冲器进行一次抽头，输出五个不相关的比特值；
由sin函数运算电路完成公式sin θ = sintcostsintcost中sintcost的计算， 其中θ为角度值， = | ；
由cos函数运算电路完成公式cos θ = cos2t-sin2t中cos2t以及sin2t的计算；
由sin运算器完成公式sini = i[l-^2(l-^2)]的计算；6 20
由cos运算器完成公式COSi = 1-去尸[1-合2(1-如2)]的计算；
sin运算器的连接方式为第一级，取1的概率都为角度值大小的四个比特，按两个一组分别接两个与门的输入，该两个与门的输出接第二级；第二级，取1的概率为的一个比特和第一级的一个与门输出分别接一个与非门的输入，取1的概率为i的一个比特和6第一级的另一个与门输出分别接一个与门的输入，第二级的与非门和与门输出接下一级； 第三级，第二级的与非门和与门输出分别接一个与非门的输入，第三级的与非门输出接下一级；第四级，第三级的与非门的输出和取1的概率为角度值大小的一个比特分别接一个与门的输入，第四级的与门进行输出；
cos运算器的连接方式为第一级，取1的概率都为角度值大小的六个比特，按两个一组分别接三个与门的输入，该三个与门的输出接第二级；第二级，取1的概率为▲的一个比特和第一级的一个与门输出分别接一个与非门的输入，取1的概率为+的一个比特和第一级的第二个与门输出分别接一个与门的输入，取1的概率为i的一个比特和第一级的第三个与门输出分别接第二个与门的输入，第二级的一个与非门、两个与门的输出接下一级；第三级第二级的与非门和第一个与门输出分别接一个与非门的输入，第三级的与非门的输出接下一级；第四级，第三级的与非门和第二级的第二个与门输出分别接一个与非门的输入，第四级的与非门进行输出；
所述计数器，将上一级输出的数据输给象限判断，象限判断的输出和加减法器的输入端相连接，加减法器将结果输出给其他系统使用；这样配置连结所组成；在计算sin函数时，如果角度值处于第一及第二象限，则对sin θ执行sintcost+sintcost操作，如果角度值处于第三及第四象限，则对sin θ执行-sintcost-sintcost操作；在计算cos函数时， 如果角度值处于第一及第四象限，则对cos θ执行C0S2t-Sin2t操作，如果角度值处于第二及第三象限，则对cos θ执行sin2t-COS2t操作；每个时钟周期，先对计算的角度值进行象限#判断，然后经过加减法器进行数据统计，每隔7个时钟周期，加减法器将正余弦函数值输K出到系统输出端口 ；其他系统只要接入该系统输出端口就能得到正余弦信号。
本发明基于概率计算的正余弦信号在现场可编程逻辑门阵列上的产生方法，是一种利用基本逻辑门的输入输出特性来表征概率域上的乘法、相减操作，从而实现正余弦信号的产生方法。有别于传统的精确数据处理方法，由于本发明方法中所有数据都在概率域上，没有传统数据中权值的影响，因而具有更强的容错能力。
与DDS及CORDIC算法产生的正余弦信号相比，本发明基于概率计算的正余弦信号在现场可编程逻辑门阵列上的产生方法中所采用的核心电路的低复杂性，使电路所需逻辑门个数大大减少；基于概率计算的时间独立性，可以灵活的在计算时间和计算精准度上做出权衡；基于概率计算的统计独立性，可以灵活的在计算时间和电路复杂度上做出权衡。
图1为数字电路中的逻辑与门；
图2为数字电路中的逻辑非门；
图3为数字电路中的逻辑与非门。
图4为本发明中采用的sin函数值的概率计算电路图；6
图5为本发明中采用的cos函数值的概率计算电路图。
图6为采用本发明方法实现正余弦信号产生的总体框图。
图7为本发明中采用sin函数运算电路D3计算sintcost的电路框图8为本发明中采用cos函数运算电路D4计算cos2t以及sin2t的电路框图。
图9为K条并行电路流水线框图。
图10为采用本发明方法所产生的正弦信号曲线；
图11为采用本发明方法所产生的余弦信号曲线。
具体实施方式
下面结合附图通过具体实施例对本发明做进一步的详细描述。
实施例1
图1、图2、图3分别给出了概率计算的逻辑与门Li、非门L2和与非门L3 ；与门Ll 的概率计算原理为Pix1 = ^) = Px }
1 Piy = ^ = PxiPx2，P(X2=I) = Px^
其中ρ表示概率值，ρ (X1 = 1)及A1表示X1 = 1的概率，ρ (x2 = 1)及凡2表示& = 1的概率，P(y = 1)表示y = 1的概率；经过与门Ll相当于进行相乘操作；非门L2的概率计算原理为
P(Xj =1) = P^ ^Piy = ！) = 17 PxlJ1
经过非门L2相当于进行相减操作；与非门L3的概率计算原理为 Pix1 = ^) = Px }
1 P(y = ^) = ^-PxiPx2 ；P(X2=I) = Px^
经过与非门L3相当于进行乘减操作；基于概率的计算都是以这些逻辑门电路为基本单元完成的。
基于概率计算的正余弦函数计算原理为对正余弦函数进行映射在第一象限， sine的取值范围为W，1]，而Θ角的变化范围为0，i ，|>1，将θ角映射到概率域上， 利用半角公式Q QQ QQ Q
权利要求
1. 一种基于概率计算的正余弦信号在现场可编程逻辑门阵列上的产生方法，其特征在于整个系统的构成方式为角度产生器的输出及常量存储器的输出都和转化器的输入端相连接，转化器的输出和数据处理器的输入端相连接，数据处理器的输出和计数器的输入端相连接，计数器输出计算结果；其中所述角度产生器，由频率控制字的输出和相位累加器的输入端口相连接，相位累加器的输出同时和自身输入端以及相位相加器的输入端相连接，相位控制字的输出和所述相位相加器的另一个输入端相连接，相位相加器的输出接下一级，这样配置连结所组成；每隔7K个时钟周期，相位累加器累加一次由频率控制字输入的值，然后送往相位相加器，相位相加器将相位累加器的值与相位控制字的值进行相加，产生一个角度值，输出给下一级；其中N 为每个数所用的概率序列长度，K为并行电路的个数；所述常量存储器存储需要用到的概率值为丄、丄、丄、丄和丄共5个； 2 6 12 20 30所述转化器，由角度产生器的输出及常量存储器的输出分别和两个寄存器的输入端相连接，两个寄存器的输出分别和两个比较器的输入端相连接，线性反馈移位寄存器各个抽头分别和去相关器的各相应抽头输入端相连接，去相关器的输出同时和所述两个比较器的另一输入端相连接，该两个比较器的输出端分别接下一级两个去相关器的输入端，这样配置连结所组成；去相关器是对线性反馈移位寄存器进行不同的抽头，从而产生多个不相同的数据；比较器对寄存器的值及去相关器的值进行比较，输出0或1比特序列，与寄存角度值寄存器相连的比较器输出一个比特序列，与寄存常量寄存器相连的比较器输出五个比特序列；所述数据处理器将上一级两个比较器输出的数据分别输给两组去相关器，该两组去相关器的输出和相互并联的sin函数运算电路和cos函数运算电路的共同输入端相连接， 它们的共同输出端接一下级；sin函数运算电路的连接方式为COs运算器的输出分别和去相关器的输入端及乘法器的输入端相连接，sin运算器的输出同时和另一个相关器的输入端以及与cos运算器输出端相连的乘法器的另一输入端相连接，两个去相关器的输出分别和另一个乘法器的两个输入端相连接，两个乘法器的输出分别接下一级；cos函数运算电路的连接方式为cos运算器的输出和去相关器的输入端以及乘法器的输入端相连接，去相关器的输出和乘法器的另一输入端相连接，乘法器的输出接下一级，sin运算器的输出和另一个去相关器的输入端以及另一个乘法器的输入端相连接，同sin运算器相连接的去相关器的输出和同sin运算器相连接的乘法器的另一输入端相连接，同sin运算器相连接的乘法器输出接下一级；与输出一个比特序列比较器相连的去相关器由六个位宽为1的缓冲器串联组成，对每个缓冲器进行一次抽头，输出六个不相关的比特值；与输出五个比特序列比较器相连的去相关器由六个位宽为5的缓冲器串联组成，对其中一个缓冲器进行一次抽头，输出五个不相关的比特值；由sin函数运算电路完成公式sin θ = sintcost+sintcost中sintcost的计算，其中θ为角度值夕；由cos函数运算电路完成公式cos θ = cos2t-sin2t中cos2t以及sin2t的计算；由sin运算器完成公式sini = i[l-^2(l-^2)]的计算；
全文摘要
本发明公开了一种基于概率计算的正余弦信号在现场可编程逻辑门阵列上的产生方法，特征是将输入输出的信号值都转化到概率域上，然后利用概率的计算方法对信号进行处理，最后对得到的概率域上的序列进行统计平均，得到最终的输出信号值；主要操作步骤是角度产生器产生需要计算的角度，转化器将角度值及常量从实数域转化到概率域，运算电路在概率域上进行运算，计数器将概率域上的数据转化为实域上的数据。本发明产生正余弦信号的方法比传统的方法具有如下优势容错能力更强，计算硬件复杂度更低，灵活性更大。
文档编号G06F17/16GK102541815SQ20111036257
公开日2012年7月4日 申请日期2011年11月16日 优先权日2011年11月16日
发明者周武旸, 尚生珑, 戴旭初, 秦晓卫 申请人:中国科学技术大学