专利名称：一种高级图形存储器的制作方法
技术领域：
一种高级图形存储器
技术领域：
本实用新型涉及一种高级图形存储器，其可用于计算机、笔记本电脑、工作站或虚拟现实系统。这种存储器芯片既可用作一般主存储器，还可实现制图功能；它可生成极为复杂的平行计算图形或虚拟现实系统。
背景技术：
当今，计算机系统或使用CPU(中央处理器)集成的图形处理器，或使用相关的图形计算计算机采用专门的图形处理单元。图形内容或图形元素或者存储于计算机的标准 DRAM(动态随机存取记忆体)主存储器某部分，或者存储于插入计算机的显示卡上的专用图形存储器中。然而，从JEDEC(电子器件工程联合会)相关标准DRAM及图形存储器规格可以看出，存储器的功能本质上是一样的。本质上，图形处理器或CPU通过从图形存储器读取数据，执行所有图形操作，完成坐标变换、图形渲染等任务，然后将结果写入图形处理器，进行存储。现有技术提供专用图形存储器，或通过计算机主存储器某部分，存储图形数据及内容。这些本质上是标准化DRAM存储器，其中图形存储器支持较高的数据传输速率。然而， 图形存储器本身不执行任何计算指令或其他有关图形功能。
实用新型内容本实用新型的目的在于提出一种高级图形存储器，以解决上述技术问题。为了实现上述目的，本实用新型采用如下技术方案一种高级图形存储器，包括智能图形处理缓冲器、内存控制器和存储器芯片；所述智能图形处理缓冲器连接内存控制器和存储器芯片。所述智能图形处理缓冲器包括全局控制模块、数据选择模块、缓冲模块以及逻辑运算单元；所述存储器芯片包括图形存储器和象素存储器；所述全局控制模块连接内存控制器、数据选择模块、缓冲模块以及逻辑运算单元；逻辑运算单元连接缓冲单元和数据选择模块；数据选择模块连接内存控制器、缓冲模块、图形存储器和象素存储器。所述全局控制模块接收内存控制器发出的命令，控制控制数据选择模块对数据进行选择，控制缓冲模块对数据进行缓冲，控制逻辑运算单元对数据进行运算处理；数据选择模块，在全局控制模块的控制下对数据进行选择；缓冲模块对数据进行缓冲；控制逻辑运算单元对数据进行运算处理。所述高级图形存储器包括命令线和数据线；内存控制器通过命令信号线连接智能图形处理缓冲器的全局控制模块；内存控制器通过数据线连接数据选择模块；所述智能图形处理缓冲器接收象素存储器、图形存储器的数据经过处理后再发送给象素存储器、图形存储器储存；内存控制器通过命令信号线向智能图形处理缓冲器发送的命令控制智能图形处理缓冲器的工作状态；内存控制器通过数据线发送数据给智能图形处理缓冲器或接收智能图形处理缓冲器处理过的数据。所述高级图形存储器包括至少两对图形处理缓冲器和存储器芯片；图形处理缓冲器连接对应的储存器芯片；至少两个图形处理缓冲器连接同一个内存控制器。与现有技术相比，本实用新型具有以下优点本实用新型一种高级图形存储器，通过在标准DRAM存储器中增设具有图形处理功能的智能图形处理缓冲器，在DRAM内部实现图形数据处理，从而实现智能图形处理缓冲器与内存控制器之间的通信量小于智能图形处理缓冲器与存储器芯片之间的通信量；有效的降低整个系统的负荷，充分利用闲置的DRAM 存储器。
图IA-图IC为高级图形存储器示意图；图2为基于高级图形存储器的存储器模组及系统示意图；图3为显示屏上不同位置的信息相对于不同存储芯片的示意图；图4为一种高级图形存储器上象素和图形的存储示意图；图5为智能图形处理缓冲器的结构示意图。
具体实施方式
以下结合附图对本实用新型做进一步详细描述。请参阅图IA至图IC所示，本实用新型一种高级图形存储器(AGM，Advanced Graphics Memory)的智能图形处理缓冲器(IB，Intelligent Buffer)可以设置于内存控制器(MC，Memory controller)与存储器模组之间，连接内存控制器(MC)与存储器模组的 4个存储器芯片，如图IA所示；如图IB所示，一个智能图形处理缓冲器(IB)设置于存储器模组上，连接内存控制器(MC)与存储器模组的4个存储器芯片；如图IC所示，4个智能图形处理缓冲器(IB)设置于存储器模组的4个存储器芯片上，4个智能图形处理缓冲器(IB) 均连接内存控制器(MC)。本实用新型智能图形处理缓冲器(IB)具有图形处理功能，由于可在高级图形存储器(AGM)的智能图形处理缓冲器(IB)中就地执行计算指令，向微控制器传输的总体系统数据流量将减少。请参阅图2所示计算机系统，其中，本实用新型高级图形存储器取代整个主存储器。该系统包含2个各带4个存储器芯片的存储器模组。每个芯片存储容量为2G。请参阅图3所示，为显示屏上不同位置的信息相对于不同存储芯片的示意图，该显示屏分为8个区域，覆盖^X 4k总屏，即8M象素；该显示屏上的8个区域与图2中8个存储器芯片相对应。每个屏区IkXlkJP IM象素，并依据相应的编码分配到图2所示的存储器芯片中。每个存储器芯片智能地存储和修改相应的制图数据。请参阅图4所示，显示了一种可在存储器芯片表示出图形数据的实现方式；该存储器分为象素存储器和图形存储器两种形式。象素存储器代表显示在图3屏幕上的图形象素，此实现方式中，每个象素用64位信息表示，32位表示色彩，32位表示ζ坐标(深度信息)。因而一个IM象素区域消耗总存储器的64M位，约为2G位芯片存储容量的3%。图形存储器存储用来代表要显示的图形数据，通常为支持更复杂结构的三角形。 在此存储器表示法中，一个三角形约需要384位存储3角坐标及结构信息。因此，一个2G位存储器可存储约500万个三角形！如果DRAM中激活的字线长池，沿该字线存储三角形信息，则一个字线可并行激活约21个三角形。请参阅图5所示，为本实用新型中智能图形处理缓冲器(IB)的一种优选的结构示意图，其基本结构会因应用的环境不同而不同，但基本的功能是相似的。请参阅图5所示，高级图形存储器(AGM)的智能图形处理缓冲器(IB)包括全局控制模块(GC，Globe Control)、数据选择模块(DS Data klect)、缓冲模块(Buffer)以及逻辑运算单元(ALU，Arithmetic Logic Unit)。全局控制模块连接内存控制器(MC)、数据选择模块、缓冲模块以及逻辑运算单元；逻辑运算单元连接缓冲单元和数据选择模块；数据选择模块连接内存控制器(MC)、缓冲模块、图形存储器和象素存储器。这些模块的主要功能和关系如下全局控制模块接收内存控制器(MC)发出的命令，控制智能图形处理缓冲器(IB) 中其他模块的工作状态，控制数据选择模块对数据进行选择；控制缓冲模块对数据进行缓冲；控制逻辑运算单元对数据进行运算处理；数据选择模块，在全局控制模块的控制下对数据进行选择；缓冲模块对数据进行缓冲；控制逻辑运算单元对数据进行运算处理。智能图形处理缓冲器(IB)与象素存储器、图形存储器以及内存控制器的关系如下智能图形处理缓冲器(IB)模块接收象素存储器、图形存储器的数据经过处理后再发送给象素存储器、图形存储器储存。内存控制器(MC)通过命令信号线可以向智能图形处理缓冲器(IB)发送的命令控制智能图形处理缓冲器(IB)的工作状态；内存控制器(MC)通过数据线可以发送数据给智能图形处理缓冲器(IB)或接收智能图形处理缓冲器(IB)处理过的数据。本实用新型中，通过在存储器模组中增设具有图形处理功能的智能图形处理缓冲器(IB)，能够在存储器模组内部直接调用内存中的数据进行图形处理，无需通过本机将数据传送到中央图形处理器中，然后再将结果写入图形存储器，这进一步提高了系统的性能。有了这种配置，本实用新型高级图形存储器(AGM)就可以根据已存储的图形信息执行独立操作，减少存储器系统到内存控制器(MC)的通信量。仅举一些可能的操作为例a)自动深度分辨率及向象素屏幕的传送高级图形存储器(AGM)读取图形存储器中的信息并将其传送到象素存储器中。高级图形存储器(AGM)与已在象素存储器中的数据比较，执行ζ坐标的深度分辨率，并移除隐藏数据。这需要读取存储器，进行比较，然后写入象素存储器。假设一个多边形占屏区约5%，根据当今的存储器构架，则每个存储芯片需完成大约1百万个多边形操作，基本不需要在内存控制器(MC)和高级图形存储器(AGM)之间传送
fn息οb)图形存储对象的自动运动如果观察者改变对图形对象的形状，则会引起图形对象的运动，如横向移动、旋转或放大缩小。这通常可通过矩阵乘法实现，如每个坐标与9个矩阵元素相乘。因此，一个三角多边形需要3个坐标X3条记录X9个矩阵元素=81次乘法运算。高级图形存储器(AGM)将会读取字线，执行这些乘法运算，并将其存储在同一存储单元以进行操作。如果高级图形存储器(AGM)具备可在20个时钟周期执行此操作的流水线乘法器，那么，采用当今存储器技术的高级图形存储器(AGM)每秒可执行约1，000万次多边形转换。c)自动渲染及色差同样，读取多边形信息后，高级图形存储器(AGM)可运用自动渲染及着色算法显示颜色和表面具有特定结构的图像，并将其存储于象素存储器中。如果对于5%象素屏幕尺寸的多边形可达到每秒1百万多边形的处理速度，可采用此方法。基于以上实现，在高级图形存储器(AGM)的帮助下，存储器辅助系统可以极大地减少存储器控制器和实际的DRAM存储器之间的通信量。在以上系统中，内存控制器(MC) 仅向高级图形存储器(AGM)发送诸如移动或旋转数据的指令，高级图形存储器(AGM)会自动执行操作。为了能够在计算机屏幕上显示，内存控制器(MC)仅需提供指令，更新图形形状数据，在各单独的存储芯片间传送形状信息，并读取象素存储器信息。上述系统也可用作标准计算机存储器，只是高级图形存储器(AGM)需要一些数据处理费用，所以导致芯片价格更高(比普通存储芯片价格高5-30% )。然而，上述方法可产生极其强大的图形及虚拟现实系统，且硬件成本很低。假设一系统基于16x2GB存储器芯片的4个模组，该系统可提供单个芯片64倍的并行计算，允许多达3亿三角多边形的内容，速度为每秒1亿三角多边形的操作。
权利要求1.一种高级图形存储器，其特征在于，包括智能图形处理缓冲器、内存控制器和存储器芯片；所述智能图形处理缓冲器连接内存控制器和存储器芯片。
2.如权利要求1所述的一种高级图形存储器，其特征在于所述智能图形处理缓冲器包括全局控制模块、数据选择模块、缓冲模块以及逻辑运算单元；所述存储器芯片包括图形存储器和象素存储器；所述全局控制模块连接内存控制器、数据选择模块、缓冲模块以及逻辑运算单元；逻辑运算单元连接缓冲单元和数据选择模块；数据选择模块连接内存控制器、缓冲模块、图形存储器和象素存储器。
3.如权利要求2所述的一种高级图形存储器，其特征在于所述全局控制模块接收内存控制器发出的命令，控制控制数据选择模块对数据进行选择，控制缓冲模块对数据进行缓冲，控制逻辑运算单元对数据进行运算处理；数据选择模块，在全局控制模块的控制下对数据进行选择；缓冲模块对数据进行缓冲；控制逻辑运算单元对数据进行运算处理。
4.如权利要求2所述的一种高级图形存储器，其特征在于所述高级图形存储器包括命令线和数据线；内存控制器通过命令信号线连接智能图形处理缓冲器的全局控制模块；内存控制器通过数据线连接数据选择模块；所述智能图形处理缓冲器接收象素存储器、图形存储器的数据经过处理后再发送给象素存储器、图形存储器储存；内存控制器通过命令信号线向智能图形处理缓冲器发送的命令控制智能图形处理缓冲器的工作状态；内存控制器通过数据线发送数据给智能图形处理缓冲器或接收智能图形处理缓冲器处理过的数据。
专利摘要本实用新型提供一种高级图形存储器，包括智能图形处理缓冲器、内存控制器和存储器芯片；所述智能图形处理缓冲器连接内存控制器和存储器芯片。所述智能图形处理缓冲器包括全局控制模块、数据选择模块、缓冲模块以及逻辑运算单元；所述存储器芯片包括图形存储器和象素存储器；所述全局控制模块连接内存控制器、数据选择模块、缓冲模块以及逻辑运算单元；逻辑运算单元连接缓冲单元和数据选择模块；数据选择模块连接内存控制器、缓冲模块、图形存储器和象素存储器。本实用新型通过在标准DRAM存储器中增设具有图形处理功能的智能图形处理缓冲器，在DRAM内部实现图形数据处理，有效的降低整个系统的负荷，充分利用闲置的DRAM存储器。
文档编号G06T1/60GK202167057SQ20112023323
公开日2012年3月14日 申请日期2011年7月4日 优先权日2011年7月4日
发明者濮必得 申请人:山东华芯半导体有限公司