专利名称：验证系统的制作方法
技术领域：
本新型涉及ー种在母设备(主设备)和从属设备(客户端设备)之间，进行单向或双向验证的验证系统。
背景技术：
一直以来，关于在母设备和从属设备之间、例如打印机和墨盒之间、可携式游戏机和游戏盒之间、或以电池为电源的电子设备(手持电话、数码静态相机、数码摄像机、上网本PC等)和电池之间进行单向或双向验证，以防止非正规产品的不当使用的验证系统有多种已被实用化。还有，作为与所述内容关联的以往技术的ー个例子，可以列举专利文献I。
·[0004][先行技术文献][专利文献]专利文献I :日本专利特开2009-272299号公报
实用新型内容但是，在以往的验证系统中，作为非挥发性地存储验证处理用键码的非挥发性存储器件，是使用制造上无需特殊设备或技术的快闪存储器或EEPROM[ElectricallyErasable and Programmable Read Only Memory,电可擦可编程只读存储器],所以能够比较廉价且容易地复制，从而存在搭载了复制芯片的非正规产品容易经常出现这ー问题。而且，在以往的验证系统中，采用的验证算法并不依赖于非挥发性存储器件的特性或能力(数据写入速度等)，所以能够比较廉价且容易地利用其他器件进行类似动作，从而还存在搭载了相容芯片的非正规产品容易经常出现这ー问题。本新型鉴于由本新型者发现的所述问题，目的在于提供一种能够防止搭载了复制芯片或相容芯片的非正规产品流通的验证系统。为了达成所述目的，本新型的验证系统是在母设备和从属设备之间进行单向或双向验证，且构成为所述母设备和所述从属设备分别包含非挥发性地存储验证处理用键码的母机侧存储器件和从属侧存储器件，且至少所述从属侧存储器件是利用铁电体元件的滞后特性的非挥发性逻辑电路、或铁电体存储器(第I构成)。还有，在包含所述第I构成的验证系统中，还可构成为所述母设备在动作结束时向所述母机侧存储器件和所述从属侧存储器件内写入第I键码，而在动作开始时读出所述母机侧存储器件和所述从属侧存储器件的存储内容用于核对(第2构成)。而且，在包含所述第2构成的验证系统中，还可构成为所述母设备在核对所述第I键码后，向所述从属侧存储器件内写入与所述第I键码不同的第2键码，之后立即读出所述从属侧存储器件的存储内容来进行核对(第3构成)。而且，在包含所述第2构成的验证系统中，还可构成为所述母设备在核对所述第I键码后，向所述从属侧存储器件内写入与所述第I键码不同的第2键码，将所述从属设备的电源断开/重新接通，然后读出所述从属侧存储器件的存储内容进行核对(第4构成)。而且，在包含所述第3或第4构成的验证系统中，还可构成为所述母设备将作为所述第I键码的函数所生成的第2键码写入所述从属侧存储器件，由所述从属设备核对写入所述从属侧存储器件的第2键码是否为所述第I键码的函数(第5构成)。而且，在包含所述第I至第5中任ー构成的验证系统中，还可构成为所述非挥发性逻辑电路包含回路结构部，使用回路状连接的多个逻辑闸来保持数据；非挥发性存储部，使用铁电体元件的滞后特性，来非挥发性地存储保持在所述回路结构部的数据；及电路分离部，将所述回路结构部和所述非挥发性存储部电气分离(第6构成)。[新型的效果]根据本新型的验证系统，可以防止搭载了复制芯片或相容芯片的非正规产品流通。
图I是表示本新型的验证系统的ー构成例的框图。图2是表示非挥发性逻辑电路21的ー构成例的电路图。图3是用来说明非挥发性逻辑电路21的ー动作例的时序图。图4是表示常规动作时的信号路径的电路图。图5是表示数据写入动作时的信号路径的电路图。图6是表示数据读出动作时的信号路径的电路图。图7是表示第I验证算法的序列图。图8是表示第2验证算法的序列图。图9是表示第3验证算法的序列图。图10是表示本新型的验证系统的ー变形例的框图。[符号的说明]I母设备2从属设备10母机控制部 11非挥发性存储器(母机侧存储器件)20从属控制部21非挥发性逻辑电路(从属侧存储器件)22铁电体存储器(从属侧存储器件)INVl INV5反相器INV6、INV7反相器(有电平位移功能)Sffl SW4通路开关MUXU MUX2多エ器Qla、Qlb、Q2a、Q2b N 通道型 MOS 场效晶体管CLla、CLlb、CL2a、CL2b 铁电体元件LOOP回路结构部NVM非挥发性存储部[0043]SEP电路分离部
具体实施方式
〈框图〉图I是表示本新型的验证系统的ー构成例的框图。本构成例的验证系统是在母设备I和从属设备2之间进行单向或双向验证的验证系统。还有，作为母设备I和从属设备2的一例，可以列举打印机和墨盒、可携式游戏机和游戏盒、或者以电池为电源的电子设备(手持电话、数码静态相机、数码摄像机、上网本PC等)和电池等。作为与验证系统关联的电路区块，母设备I中至少包含母机控制部10和非挥发性存储器U。母机控制部10除了统括地控制母设备I的全体动作以外，还与从属设备2之间进行特定的验证处理。非挥发性存储器11是非挥发性地存储验证处理用键码的母机侧存储器件，可以优选使用快闪存储器或EEPROM等。还有，关于验证处理的算法，在下文进行详细说明。·作为与验证系统关联的电路区块，从属设备2至少包含从属控制部20。从属控制部20除了统括地控制从属设备2的全体动作以外，还与母设备I之间进行特定的验证处理。还有，从属控制部20中，作为所含的锁定电路或寄存器，而包含利用铁电体元件的滞后特性的非挥发性逻辑电路21，该非挥发性逻辑电路21是作为非挥发性地存储验证处理用键码的从属侧存储器件而发挥功能。〈非挥发性逻辑电路〉图2是表示非挥发性逻辑电路21的ー构成例的电路图。本构成例的非挥发性逻辑电路21包含反相器INVl INV7、通路开关SWl SW4、多エ器MUX1、MUX2、N通道型MOS [Metal Oxide Semiconductor,金属氧化物半导体]场效晶体管 Qla、Qlb、Q2a、Q2b、及铁电体元件(铁电体电容器)CLla, CLlb、CL2a、CL2b。反相器INVl的输入端是连接于数据信号⑶的施加端。反相器INVl的输出端是连接于反相器INV2的输入端。反相器INV2的输出端是透过通路开关SWl而连接于多エ器MUXl的第I输入端(I)。多エ器MUXl的输出端是连接于反相器INV3的输入端。反相器INV3的输出端是连接于反相器INV5的输入端。反相器INV5的输出端是连接于输出信号(Q)的引出端。多エ器MUX2的第I输入端⑴是连接于反相器INV3的输出端。多エ器MUX2的输出端是连接于反相器INV4的输入端。反相器INV4的输出端是透过通路开关SW2而连接于多エ器MUXl的第I输入端(I)。如此ー来，本构成例的非挥发性逻辑电路21包含回路结构部L00P，使用回路状连接的两个逻辑闸(图2中的反相器INV3、INV4)，来保持被输入的数据信号D。还有，回路结构部LOOP是受到第I电源电压VDDl (例如0. 6 [V])的供给而进行驱动。反相器INV6的输入端是连接于多エ器MUXl的第I输入端⑴。反相器INV6的输出端是透过通路开关SW3而连接于多エ器MUX2的第2输入端(0)。反相器INV7的输入端是连接于多エ器MUX2的第I输入端(I)。反相器INV7的输出端是透过通路开关SW4而连接于多エ器MUXl的第2输入端(0)。铁电体元件CLla的正极端是连接于第I板线PL1。铁电体元件CLla的负极端是连接于多エ器MUX2的第2输入端(O)。在铁电体元件CLla的两端间连接着晶体管Qla。晶体管Qla的闸极是连接于F复位信号FRST的施加端。铁电体元件CLlb的正极端是连接于多エ器MUX2的第2输入端(0)。铁电体元件CLlb的负极端是连接于第2板线PL2。在铁电体元件CLlb的两端间连接着晶体管Qlb。晶体管Qlb的闸极是连接于F复位信号FRST的施加端。铁电体元件CL2a的正极端是连接于第I板线PLl。铁电体元件CL2a的负极端是连接于多エ器MUXl的第2输入端(0)。在铁电体元件CL2a的两端间连接着晶体管Q2a。晶体管Q2a的闸极是连接于F复位信号FRST的施加端。铁电体元件CL2b的正极端是连接于多エ器MUXl的第2输入端(0)。铁电体元件CL2b的负极端是连接于第2板线PL2。在铁电体元件CL2b的两端间连接着晶体管Q2b。晶体管Q2b的闸极是连接于F复位信号FRST的施加端。 如上所述，本构成例的非挥发性逻辑电路21包含非挥发性存储部NVM，使用铁电体元件(CLla、CLlb、CL2a、CL2b)的滞后特性非挥发性地存储保持在回路结构部LOOP的数据D。还有，非挥发性存储部NVM是受到高于第I电源电压VDDl的第2电源电压VDD2(例如I. 2[V])的供给而进行驱动。而且，在所述构成要素中，通路开关SWl是对应于逻辑信号CLK而接通/断开，通路开关SW2是对应于反转逻辑信号CLKB(逻辑信号CLK的逻辑反转信号)而接通/断开。也就是说，通路开关SWl和通路开关SW2是相互排他地(相辅地)接通/断开。另ー方面，通路开关SW3、SW4均对应于控制信号El而接通/断开。而且，多エ器MUXUMUX2均对应于控制信号E2而切换其信号路径。也就是说，在本构成例的非挥发性逻辑电路21中，多エ器MUX1、MUX2、反相器INV6、INV7、和通路开关SW3、SW4是作为将回路结构部LOOP和非挥发性存储部NVM电气分离的电路分离部SEP而发挥功能。还有，在形成电路分离部SEP的电路要素中，包含于回路结构部LOOP的多エ器MUXUMUX2是受到第I电源电压VDDl的供给而进行驱动，包含于非挥发性存储部NVM的通路开关SW3、SW4是受到第2电源电压VDD2的供给而进行驱动。而且，反相器INV6、INV7是受到第I电源电压VDDl和第2电源电压VDD2的双方供给而进行驱动，且具备作为电平位移器的功能，即，对回路结构部LOOP和非挥发性存储部NVM之间交换的数据D的电压电平进行转换。接下来，对包含所述构成的非挥发性逻辑电路21的动作进行详细说明。还有，以下说明中，会在各部的节点电压上附加符号，如将铁电体元件CLla、CLlb的连接节点处出现的电压设为VI，将铁电体元件CL2a、CL2b的连接节点处出现的电压设为V2，将反相器INV4的输入端出现的电压设为V3，将反相器INV4的输出端出现的电压设为V4，将反相器INV3的输入端出现的电压设为V5，将反相器INV3的输出端出现的电压设为V6。图3是用来说明非挥发性逻辑电路21的ー动作例的时序图，从上往下依次表示了电源电压(VDD1、VDD2)、逻辑信号CLK、数据信号D、控制信号E1、控制信号E2、F复位信号FRST、第I板线PLl的施加电压、第2板线PL2的施加电压、节点电压VI、节点电压V2、及输出信号Q的电压波形。首先，对非挥发性逻辑电路21的常规动作进行说明。[0067]直到时亥Ij Wl为止，F复位信号FRST设为“I (高电平VDD2) ”，晶体管Qla、Qlb、Q2a、Q2b接通，铁电体元件CLla、CLlb、CL2a、CL2b的各两端间均短路，所以变成所述多个铁电体元件CLla、CLlb、CL2a、CL2b上未施加任何电压的状态。还有，第I板线PLl和第2板线PL2均设为“0 (低电平GND) ”。而且，直到时刻Wl为止，控制信号El设为“0 (GND) ”,通路开关SW3和通路开关SM断开，所以数据写入用驱动器(图2例的反相器INV6、INV7)均设为无效。而且，直到时刻Wl为止，控制信号E2设为“I (VDDl) ”，多エ器MUXl和多エ器MUX2的第I输入端(I)被选择，所以由回路结构部LOOP形成常规回路。因此，在逻辑信号CLK的高电平期间，通路开关SWl接通，通路开关SW2断开，所以变成数据信号D作为输出信号Q而直接通过的状态。另ー方面，在逻辑信号CLK的低电平 期间，通路开关SWl断开，通路开关SW2接通，所以变成在逻辑信号CLK的下降边缘，数据信号D被锁定的状态。还有，图4是表示所述常规动作时的信号路径(图中以粗线绘出)的电路图。接下来，说明向铁电体元件写入数据的动作。在时刻Wl W3，逻辑信号CLK设为“0 (GND) ”，反转逻辑信号CLKB设为“ I (VDDl) ”。因此，第I通路开关SWl断开，第2通路开关SW2接通。如此ー来，通过将逻辑信号CLK及反转逻辑信号CLKB的逻辑值预先固定，而可提高对铁电体元件写入数据的动作的稳定性。而且，在时刻Wl W3，F复位信号FRST设为“0 (GND) ”,晶体管Qla、Qlb、Q2a、Q2b断开，变成能够对铁电体元件CLla、CLlb、CL2a、CL2b施加电压的状态。而且，在时刻Wl W3，控制信号El设为“ I (VDD2) ”,通路开关SW3和通路开关SW4接通。因此，数据写入用驱动器(图2例的反相器INV6、INV7)均设为有效。还有，在时刻Wl W3，与直到此时同样地控制信号E2设为“I (VDDl) ”，多エ器MUXl和多エ器MUX2的第I输入端(I)被选择，所以由回路结构部LOOP形成常规回路。而且，在时刻Wl W2，第I板线PLl和第2板线PL2设为“0 (GND) ”，在时刻W2 W3，第I板线PLl和第2板线PL2设为“ I (VDD2) ”。也就是说，对第I板线PLl和第2板线PL2施加相同的脉冲电压。通过这样的脉冲电压施加，将铁电体元件内部的残留分极状态设定成反转状态/非反转状态的任ー种。若具体叙述符合图3的例子，则在时刻Wl，输出信号Q为“I (VDDl) ”，所以节点电压Vl变成“0 (GND) ”，节点电压V2变成“ I (VDD2) ”。因此，在时刻Wl W2，第I板线PU和第2板线PL2设为“0 (GND) ”期间，铁电体元件CLla、CLlb的两端间变成未施加电压的状态，铁电体元件CL2a的两端间变成施加了负极性电压的状态，铁电体元件CL2b的两端间变成施加了正极性电压的状态。另ー方面，在时刻W2 W3，第I板线PLl和第2板线PL2设为“1(VDD2) ”期间，铁电体元件CL2a、CL2b的两端间变成未施加电压的状态，铁电体元件CLla的两端间变成施加了正极性电压的状态，铁电体元件CLlb的两端间变成施加了负极性电压的状态。如此ー来，通过对第I板线PLl和第2板线PL2施加脉冲电压，将铁电体元件内部的残留分极状态设定成反转状态/非反转状态的任ー种。还有，在铁电体元件CLla和CLlb之间、及铁电体元件CL2a和CL2b之间，各自的残留分极状态是相反的。而且，在铁电体元件CLla和CL2a之间、及铁电体元件CLlb和CL2b之间，各自的残留分极状态也是相反的。[0080]在时刻W3，通过使F复位信号FRST再次设为“ I (VDD2) ”，晶体管Qla、Qlb、Q2a、Q2b接通，铁电体元件CLla、CLlb, CL2a、CL2b的各两端间均短路，所以变成所述多个铁电体元件CLla、CLlb、CL2a、CL2b上未施加任何电压的状态。此时，第I板线PLl和第2板线PL2均设为“0 (GND) ”。而且，在时刻W3，控制信号El再次设为“0 (GND) ”,通路开关SW3和通路开关SM断开，所以数据写入用驱动器(图2例的反相器INV6、INV7)均设为无效。还有，对于控制信号E2不予处理，但在图3例中是设为“0 (GND) ”。而且，在时刻W4，对回路结构部LOOP供给第I电源电压VDDl和对非挥发性存储部NVM供给第2电源电压VDD2均断开。此时，F复位信号FRST从时刻W3开始维持为“I (VDD2) ”，晶体管 Qla、Qlb、Q2a、Q2b 接通，铁电体元件 CLla、CLlb, CL2a、CL2b 的各两端间均短路。因此，变成铁电体元件CLla、CLlb, CL2a、CL2b上未施加任何电压的状态，所以即便在电源断开时产生电压变动的情况下，也不会意外地对铁电体元件CLla、CLlb, CL2a、CL2b施加电压，从而可以避免数据化。还有，图5是表示所述数据写入动作时(尤其是时刻Wl W3)的信号路径(图中以粗线绘出)的电路图。·接下来，对从铁电体元件读出数据的动作进行说明。在时刻Rl R5，逻辑信号CLK设为“0 (GND) ”，反转逻辑信号CLKB设为“ I (VDDl) ”。因此，第I通路开关SWl断开，第2通路开关SW2接通。如此ー来，通过将逻辑信号CLK及反转逻辑信号CLKB的逻辑值预先固定，而可提高从铁电体元件读出数据的动作的稳定性。在时刻Rl，首先将F复位信号FRST设为“ I (VDDl) ”，晶体管Qla、Qlb、Q2a、Q2b接通，铁电体元件CLla、CLlb, CL2a、CL2b的各两端间均短路。因此，变成铁电体元件CLla、CLlb, CL2a、CL2b上未施加任何电压的状态，所以即便在电源接通时产生电压变动的情况下，也不会意外地对铁电体元件CLla、CLlb、CL2a、CL2b施加电压,从而可以避免数据化。还有，在时刻R1，第I板线PLl和第2板线PL2均设为“0(低电平GND) ”。在时刻R2，以控制信号E1、E2均设为“O(GND) ”的状态(也就是说，数据写入用驱动器无效、且回路结构部LOOP中常规回路无效的状态)，对回路结构部LOOP接通第I电源电压VDDl，对非挥发性存储部NVM接通第2电源电压VDD2。此时，以图6中的粗线绘出的信号线变成浮动。接着，在时刻R3，将F复位信号FRST设为“0 (GND) ”，晶体管Qla、Qlb、Q2a、Q2b断开，变成能对铁电体元件CLla、CLlb、CL2a、CL2b施加电压的状态，另ー方面，在第2板线PL2维持为“0 (GND) ”的状态下，将第I板线PLl设为“I (VDD2)”。通过这样的脉冲电压施加，节点电压Vl及节点电压V2表现出对应于铁电体元件内的残留分极状态的电压信号。若具体说明符合图3的例子，则节点电压Vl表现出比较低的电压信号(以下将其逻辑值称为WL[Weak Low])，节点电压V2表现出比较高的电压信号(以下将其逻辑值称为WH[ffeak Hi])。也就是说，变成节点电压Vl和节点电压V2之间产生与铁电体元件内的残留分极状态的差相对应的电压差的状态。此时，在时刻R3 R4，控制信号E2设为“0 (VDDl) ”，多エ器MUXl和多エ器MUX2的第2输入端(0)被选择，所以节点电压V3的逻辑值变成WL，节点电压V4的逻辑值变成WH。而且，节点电压V5的逻辑值变成WH，节点电压V6的逻辑值变成WL。如此ー来，在时刻R3 R4，装置各部的节点电压Vl V6是仍未稳定的状态(反相器INV3及反相器INV4的逻辑反转完全未进行，其输出逻辑值未确切地变成“0 (GND) ” / “ I (VDDl) ”的状态)。然后，在时刻R4，控制信号E2设为“ I (VDDl) ”，多工器MUXl和多工器MUX2的第I输入端(I)被选择，所以由回路结构部LOOP形成常规回路。伴随着这样的信号路径的切换，反相器INV4的输出端(逻辑值WH)和反相器INV3的输入端(逻辑值WH)连接，反相器INV3的输出端(逻辑值WL)和反相器INV4的输入端(逻辑值WL)连接。因此，各节点的信号逻辑值(WH/WL)不会产生不匹配，之后在由回路结构部LOOP形成常规回路期间，反相器INV3接受逻辑值WL的输入，将其输出逻辑值提升为“ I (VDDl) ”，而反相器INV4接受逻辑值WH的输入，将其输出逻辑值下降为“0 (GND) ”。这样，反相器INV3的输出逻辑值从不稳定的逻辑值WL确定为“0 (GND) ”，反相器INV4的输出逻辑值从不稳定的逻辑值WH确定为“I (VDDl) ”。
如此一来，在时刻R4，伴随着回路结构部LOOP设为常规回路，从铁电体元件读出的信号(节点电压Vl和节点电压V2的电位差)在回路结构部LOOP内放大，并作为输出信号Q而将电源断开前的保持数据(图3例的“1(VDD1)”)恢复。之后，在时刻R5，F复位信号FRST再次设为“I (VDD2) ”，晶体管Qla、Qlb、Q2a、Q2b接通，铁电体元件CLla、CLlb、CL2a、CL2b的各两端间均短路，所以变成所述多个铁电体元件CLla、CLlb、CL2a、CL2b上未施加任何电压的状态。此时，第I板线PLl和第2板线PL2均设为“0(GND)”。因此，非挥发性逻辑电路21恢复成与时刻Wl以前相同的状态、也就是说恢复成常规的动作状态。还有，图6是表示所述数据读出动作时(尤其是时刻R3 R4)的信号路径(图中以粗线绘出)的电路图。如所述说明所示，本构成例的非挥发性逻辑电路21构成为包含回路结构部L00P，使用回路状连接的逻辑闸(图2中的反相器INV3、INV4)来保持数据；非挥发性存储部NVM(CLla、CLlb、CL2a、CL2b、Qla、Qlb、Q2a、Q2b)，使用铁电体元件的滞后特性，非挥发性地存储保持在回路结构部LOOP的数据；及电路分离部SEP(MUX1、MUX2、INV6、INV7、Sff3,SM)，将回路结构部LOOP和非挥发性存储部NVM电气分离；且电路分离部SEP在非挥发性逻辑电路21的常规动作中，将施加给铁电体元件的电压保持固定，并且使回路结构部LOOP进行电气动作。如此一来，并非从回路结构部LOOP的信号线直接驱动铁电体元件CLla、CLlb、CL2a、CL2b，而是在回路结构部LOOP的信号线和铁电体元件CLla、CLlb、CL2a、CL2b之间，设置还作为缓存器发挥功能的数据写入用驱动器(图2中的反相器INV6、INV7)，由此能够使铁电体元件CLla、CLlb、CL2a、CL2b不会变成回路结构部LOOP内的负载容量。而且，在数据写入用驱动器(反相器INV6、INV7)的输出端连接着通路开关SW3、SW4，对应于控制信号El，只在数据写入时将通路开关SW3、SW4接通，这样的构成可以在常规动作时不驱动铁电体元件CLla、CLlb、CL2a、CL2b。而且，在数据读出时，对应于控制信号E2，切换多工器MUX1、MUX2的输入输出路径，由此可以控制回路结构部LOOP内的逻辑闸(图2中的反相器INV3、INV4)和铁电体元件CLla、CLlb、CL2a、CL2b的导通/断开。因此，无须为了使特定节点浮动而增设大负载的逻辑线，从而可以避免耗电增大。[0100]如此一来，只要是本构成例的非挥发性逻辑电路21，则在常规动作中不会无端地驱动铁电体元件，从而可实现与SRAM[Static Random Access Memory,静态随机存取存储器]等挥发性存储器相同水准的快速化(数据写入速度U s级)。还有，在图2中，作为形成回路结构部LOOP的逻辑闸，例示使用反相器的构成进行了说明，但本新型的构成并不限定于此，还可以使用其他逻辑闸(八冊、嫩冊、(《、勵1 等)。如此一来，在从属设备2中作为非挥发性地存储验证处理用键码的从属侧存储器件，使用利用了铁电体元件的滞后特性的非挥发性逻辑电路21，这样的构成与使用快闪存储器或EEPROM的以往构成不同，难以进行从属侧存储器件的复制，所以能够有效防止搭载了复制芯片的非正规产品的制造及流通。〈验证算法〉 而且，在本构成例的验证系统中，作为在母设备I和从属设备2之间实施的验证处理，是采用依赖于非挥发性逻辑电路21的特性及能力的验证算法，换句话说，采用在普通的存储器件(SRAM、快闪存储器、EEPROM等)中无法实施的验证算法。若采用这种验证算法，使用其他器件的类似动作变得困难，所以能够有效防止搭载了相容芯片的非正规产品的制造及流通。以下，针对本构成例的验证系统采用的验证算法，一边列举具体例一边进行详细说明。图I是表示第I验证算法的序列图。在采用第I验证算法的验证系统中，母设备I进行对从属设备2的电源接通控制，开始与从属设备2的通信，并且确认上次通信时最后决定的第I键码KEYl是否非挥发性地存储在从属设备2 (非挥发性逻辑电路21)。之后，母设备I将与第I键码KEYl不同的第2键码KEY2写入到从属设备2，之后立即读出第2键码KEY2进行核对，由此确认从属设备2的存储内容是否快速被覆写。然后，母设备I只在能够通过所述确认处理验证从属设备2是正规商品的情况下开始常规动作，在无法验证的情况下发动某些反措施(错误报告或者禁止常规动作等)。如此一来，在采用第I验证算法的验证系统中，母设备I在动作结束时向非挥发性存储器11和非挥发性逻辑电路21两者写入相同的第I键码KEY1，在下一动作开始时读出非挥发性存储器11和非挥发性逻辑电路21的存储内容进行核对。若进行这样的验证处理，则能够检查从属侧存储器件是否为非挥发性，所以能够检测出以SRAM等挥发性存储器件作为从属侧存储器件的非正规产品。而且，在采用第I验证算法的验证系统中，母设备I在核对第I键码KEYl后，向非挥发性逻辑电路21写入和第I键码KEYl不同的第2键码KEY2，之后立即读出非挥发性逻辑电路21的存储内容进行核对。通过进行这样的验证处理，能够检查从属侧存储器件是否耐于快速覆写，所以能够检测出以快闪存储器或EEPROM等低速非挥发性存储器件(数据写入速度ms级)作为从属侧存储器件的非正规产品。图8是表示第2验证算法的序列图。在采用第2验证算法的验证系统中，母设备I进行对从属设备2的电源接通控制，开始与从属设备2的通信，并且确认在上次通信时最后决定的第I键码KEYl是否非挥发性地存储在从属设备2 (非挥发性逻辑电路21)。之后，母设备I将与第I键码KEYl不同的第2键码KEY2写入到从属设备2，进行从属设备2的电源断开控制和电源接通控制，然后读出从属设备2的存储内容进行核对，由此确认从属设备2的存储内容是否非挥发性地、且快速地被覆写。接着，母设备I只在能够通过所述确认处理验证从属设备2是正规商品的情况下开始常规动作，在无法验证的情况下发动某些反措施(错误报告或禁止常规动作等)。如此一来，在采用第2验证算法的验证系统中，母设备I核对第I键码KEYl后，向非挥发性逻辑电路21写入和第I键码KEYl不同的第2键码KEY2，进行从属设备2的电源断开/重新接通，然后读出非挥发性逻辑电路21的存储内容进行核对。通过进行这样的验证处理，可以检查从属侧存储器件是否耐于非挥发性地快速覆写，所以能够比采用第I验证算法的验证系统更加严格地进行从属设备2的验证。例如，在以利用低速非挥发性存储器件(快闪存储器或EEPROM等)进行电源接通后的非挥发性检查(第I键码KEYl的核对)，以快速挥发性存储器件(SRAM等)进行快速覆写检查(第2键码KEY2的核对)的方式构成非正规产品的从属侧存储器件的情况下，在采用第I验证算法的验证系统中，无法辨别正规商品的非挥发性逻辑电路21和非正规产品的从属侧存储器件。相对于此，在采用第2验证算法的验证系统中，通过在核对第2键码KEY2前，暂时断开对从属设备2的供电，可以使挥发性存储器件的存储内容(第2键码KEY2)消失，所以能够确切地检查是否使用正规商品的非挥发性逻辑电路21作为从属侧存储器件。
·[0111]图9是表示第3验证算法的序列图。在采用第2验证算法的验证系统中，母设备I进行对从属设备2的电源接通控制，开始与从属设备2的通信，并且确认在上次通信时最后决定的第I键码KEYl是否非挥发性地存储在从属设备2 (非挥发性逻辑电路21)。之后，母设备I将与第I键码KEYl不同的第2键码KEY2 (其中，第2键码KEY2是生成作为第I键码KEYl的函数f (KEYl))写入到从属设备2，进行对从属设备2的电源断开控制和电源接通控制，然后读出从属设备2的存储内容进行核对，由此确认从属设备2的存储内容是否非挥发性地、且快速地被覆写。接着，母设备I只在能够通过所述确认处理验证从属设备2是正规商品的情况下开始常规动作，在无法验证的情况下发动某些反措施(错误报告或禁止常规动作等)。另一方面，从属设备2核对写入到非挥发性逻辑电路21的第2键码KEY2是否为第I键码KEYl的函数(KEY2 = f (KEYl)是否成立)。然后，从属设备2只在能够通过所述核对处理验证母机I是正规商品的情况下开始常规动作，在无法验证的情况下发动某些反措施(错误报告或禁止常规动作等)。如此一来，在采用第3验证算法的验证系统中，母设备I将作为第I键码KEYl的函数而生成的第2键码KEY2(其中，KEY2 = f (KEYl))写入到非挥发性逻辑电路21，从属设备2核对写入到非挥发性逻辑电路21的第2键码KEY2是否为第I键码KEYl的函数。通过进行这样的验证处理，不仅可以从母设备I进行从属设备2的验证，还可以从从属设备2进行母设备I的验证(双向验证)。〈其他变形例〉还有，本新型的构成除了所述实施方式以外，在不脱离新型主旨的范围内可以添加各种变更。也就是说，本领域技术人员应该考虑到所述实施方式的所有内容均为例示，而不限制不新型，本新型的技术范围并不是由所述实施方式的说明表示，而是由权利要求表示，应理解为包含与权利要求均等的含义、及范围内所属的全部变更。例如，在所述实施方式中，举例说明从属设备2中非挥发性地存储验证处理用键码的从属侧存储器件是使用包含于从属控制部20的非挥发性逻辑电路21的构成，但本新型的构成并不限定于此，例如还可以使用制造上比快闪存储器或EEPROM困难，且能够实现与所述非挥发性逻辑电路21同等的数据写入速度的铁电体存储器(FeRAM)(参照图10)。而且，在所述实施方式中，举例说明了仅从属侧存储器件设为快速非挥发性存储器件的构成，但本新型的构成并不限定于此，对于母机侧存储器件来说，也可以视需要适当地使用快速非挥发性存储器件。而且，在所述实施方式中，举例说明了母设备和从属设备一对一连接的构成，但本新型的构成并不限定于此，也可以构成为一个母设备上连接多个从属设备。[工业利用可能性] 本新型的技术可以有效用于在例如打印机和墨盒之间、可携式游戏机和游戏盒之间、或者以电池为电源的电子设备(手持电话、数码静态相机、数码摄像机、上网本PC等)和电池之间进行单向或双向验证，以防止非正规产品的不当使用。
权利要求1.ー种验证系统，在母设备和从属设备之间进行单向或双向验证；其特征在于所述母设备和所述从属设备分别包含非挥发性地存储验证处理用键码的母机侧存储器件和从属侧存储器件，且至少所述从属侧存储器件是利用了铁电体元件的滞后特性的非挥发性逻辑电路、或铁电体存储器。
2.根据权利要求I所述的验证系统，其特征在于所述母设备在动作结束时向所述母机侧存储器件和所述从属侧存储器件写入第I键码，在动作开始时读出所述母机侧存储器件和所述从属侧存储器件的存储内容进行核对。
3.根据权利要求2所述的验证系统，其特征在于所述母设备在核对所述第I键码后，向所述从属侧存储器件写入与所述第I键码不同的第2键码，之后立即读出所述从属侧存储器件的存储内容进行核对。
4.根据权利要求2所述的验证系统，其特征在于所述母设备在核对所述第I键码后，向所述母机侧存储器件和所述从属侧存储器件写入与所述第I键码不同的第2键码，进行所述从属设备的电源断开/重新接通，然后读出所述从属侧存储器件的存储内容进行核对。
5.根据权利要求3或4所述的验证系统，其特征在于所述母设备将作为所述第I键码的函数而生成的第2键码写入到所述从属侧存储器件，所述从属设备核对写入到所述从属侧存储器件的第2键码是否为所述第I键码的函数。
6.根据权利要求I至4中任ー权利要求所述的验证系统，其特征在于所述非挥发性逻辑电路包含 回路结构部，使用回路状连接的多个逻辑闸来保持数据； 非挥发性存储部，使用铁电体元件的滞后特性，非挥发性地存储保持在所述回路结构部的数据 '及 电路分离部，将所述回路结构部和所述非挥发性存储部电气分离。
7.根据权利要求5所述的验证系统，其特征在于所述非挥发性逻辑电路包含 回路结构部，使用回路状连接的多个逻辑闸来保持数据； 非挥发性存储部，使用铁电体元件的滞后特性，非挥发性地存储保持在所述回路结构部的数据；及 电路分离部，将所述回路结构部和所述非挥发性存储部电气分离。
专利摘要本实用新型的验证系统是在母设备1和从属设备2之间进行单向或双向验证，其中母设备1和从属设备2分别包含非挥发性地存储验证处理用键码的母机侧存储器件11和从属侧存储器件21，且至少从属侧存储器件21是利用铁电体元件的滞后特性的非挥发性逻辑电路、或铁电体存储器。
文档编号G06F21/00GK202495040SQ20112039910
公开日2012年10月17日 申请日期2011年10月14日 优先权日2010年10月18日
发明者渊上贵昭 申请人:罗姆股份有限公司