基于零的高效解压缩的制作方法
【专利摘要】一种处理器核包括解码用于解压缩行程长度编码(RLE)的源数据元素集合的向量指令的硬件解码单元、以及执行经解码指令的执行单元。执行单元通过将源数据元素集合与零集合作比较来生成第一掩码并随后对该掩码中的尾随零进行计数。基于尾随零的计数制作第二掩码。执行单元随后使用第二掩码将源数据元素集合复制到缓冲器中并随后从源数据元素集合读取RLE零的数量。该缓冲器被移位并被复制到结果中，并且源数据元素集合向右移位。如果源数据元素集合中存在更多有效数据元素，则重复此举直至全部有效数据都被处理。
【专利说明】基于零的高效解压缩
【技术领域】
[0001] 本发明的领域一般涉及计算机处理器架构，更具体地涉及基于零的高效解压缩。
【背景技术】
[0002] 指令集、或指令集架构（ISA)是涉及编程的计算机架构的一部分，并且可包括原 生数据类型、指令、寄存器架构、寻址模式、存储器架构、中断和异常处理、以及外部输入和 输出（I/O)。应注意术语指令在本文中一般指的是宏指令--即提供给处理器以供执行的 指令--与从处理器的解码器解码宏指令得到的微指令或微操作码不同。指令集架构与微 架构不同，微架构是实现ISA的处理器的内部设计。具有不同微架构的处理器可共享共同 的指令集。
[0003] 指令集包括一个或多个指令格式。给定指令格式定义各种字段（位数、位位置） 以指定要执行的操作以及将对其进行该操作的操作数等。给定指令是使用给定指令格式来 表达的，并指定操作和操作数。指令流是特定指令序列，其中该序列中的每一指令都是指令 格式的指令出现。
[0004] 科学、金融、自动向量化的通用RMS(识别、挖掘以及合成）/可视和多媒体应用 (例如，2D/3D图形、图像处理、视频压缩/解压缩、语音识别算法和音频操纵）常常需要对 大量的数据项执行相同操作（被称为"数据并行性"）。单指令多数据（SMD)是指使处理 器对多个数据项执行相同操作的一种指令。SIMD技术尤其适用于将寄存器中的多个位逻 辑地划分成多个固定大小的数据元素的处理器，其中每个数据元素表示单独的值。例如，64 位寄存器中的位可以被指定为作为四个单独的16位数据元素来操作的源操作数,每一个 数据元素都表示单独的16位值。作为另一个示例，256位寄存器中的位可以被指定为作为 四个单独的64位打包数据元素（四字（Q)大小的数据元素）、八个单独的32位打包数据 元素（双字（D)大小的数据元素）、十六个单独的16位打包数据元素（字（W)大小的数据 元素）、或三十二个单独的8位数据元素（字节（B)大小的数据元素）来操作的源操作数。 这种类型的数据被称为打包数据类型或向量数据类型，并且这种数据类型的操作数被称为 打包数据操作数或向量操作数。换句话说，打包数据项或向量指的是打包数据元素的序列； 并且打包数据操作数或向量操作数是SMD指令（也称为打包数据指令或向量指令）的源 操作数或目的地操作数。
[0005] 作为示例，一种类型的SIMD指令指定了将要以纵向方式对两个源向量操作数执 行的单个向量操作，用于生成具有相同大小的、具有相同数量的数据元素并且按照相同数 据元素次序的目的地向量操作数（也被称为结果向量操作数）。源向量操作数中的数据元 素被称为源数据元素，而目的地向量操作数中的数据元素被称为目的地或结果数据元素。 这些源向量操作数具有相同大小并且包含相同宽度的数据元素，因此它们包含相同数量的 数据元素。两个源向量操作数中的相同位位置中的源数据元素形成数据元素对（也称为对 应的数据元素；即，每个源操作数的数据元素位置0中的数据元素相对应，每个源操作数中 的数据元素位置1中的数据元素相对应，以此类推）。对这些源数据元素对中的每一个分 别执行该SMD指令指定的操作，以产生匹配数量的结果数据元素，并且因此每一对源数据 元素具有相应的结果数据元素。由于该操作是纵向的，且由于结果向量操作数是相同大小、 具有相同数量的数据元素并且结果数据元素按照与源向量操作数相同的数据元素顺序被 存储，所以结果数据元素处于结果向量操作数中与它们在源向量操作数中的相应源数据元 素对相同的位位置中。除此示例性类型的SMD指令之外，还有各种其他类型的SMD指令 (例如，只有一个或具有两个以上的源向量操作数的；以横向方式操作的；生成不同大小的 结果向量操作数的，具有不同大小的数据元素的，和/或具有不同的数据元素顺序的）。应 该理解，术语目的地向量操作数（或目的地操作数）被定义为执行由指令所指定的操作的 直接结果，包括将该目的地操作数存储在某一位置（寄存器或由该指令所指定的存储器地 址），以便它可以作为源操作数由另一指令访问（由另一指令指定相同位置）。
[0006] 某些指令集架构允许多个向量和标量操作并行完成并更新指令集架构寄存器 集。可以利用这些指令集架构实现压缩/解压缩指令和算法，诸如基于行程长度编码 (run-length encoding, RLE)的指令。
[0007] RLE是一种形式的无损数据压缩，其中当数据流中的数据序列包含一个或多个连 续数据值集合时对这些数据序列进行压缩。不是存储连续数据值集合中的每个数据元素， 而是存储具有该值的单个元素且其后跟随有具有连续元素计数的元素。这种压缩形式对包 含许多这种行程（run)的数据最有用。
[0008] 例如，基于零的压缩/解压缩利用数据流中频繁出现的零元素。在一些数据类型 中，尤其是与图形处理关联的数据，通常允许数据的显著部分包含值零并进而包含许多零 行程。基于零的RLE通常被称为基于零的压缩。但是，如果压缩可以受益于选择另一 RLE 值，其它RLE方案可以基于零之外的值。
[0009] 图1示出用于解压缩基于零的流的现有技术方法。图1始于在操作100中将变量 (诸如命名为INDEX (索引）的变量）设为零。流程从100移至110,其中确定流是否仍具有 有效输入。如果源流中不存在更多有效输入，则该流程在190中完成。如果存在有效输入， 则流程移至操作110,其中索引所指示的位置处的源（source)元素被读入变量（诸如命名 为TEMP的临时变量）中；TEMP = SOURCE [INDEX]。流程移至操作115,其中索引递增，INDEX =INDEX+1，并且随后移至操作120,其中确定TEMP是否等于0 ;TEMP == INDEX。如果TEMP 不等于零，则操作移至122,其中TEMP是被解压缩的输出。如果TEMP等于零，则流程移至操 作125,其中（先前递增的）索引所指示的位置处的源流内容被读入命名为COUNT(计数） 的变量；COUNT = S0URCE[INDEX]。COUNT变量现在保持用于0的解压缩的行程长度。流程 从125移至操作127,其中索引递增，INDEX = INDEX+1，并且随后移至操作130,其中第二索 引（例如INDEX2)被设为0。流程从此处移至小循环，该小循环在操作135检查INDEX2是 否小于COUNT，在操作140输出TEMP，在操作145递增INDEX2,并且随后从135进行重复，直 至INDEX2不再小于COUNT，这意味着由行程长度所指示数量的0已被输出。一旦已输出了 正确数量的〇,流程就移回操作105并继续，直至不存在更多有效输入。这种形式的解压缩 是高度迭代的并且涉及输入流的逐数据元素评估以输出非零值以及将零值/计数对转换 成输出流。
【专利附图】
【附图说明】
[0010] 通过参考用来说明本发明的实施例的以下描述和附图，可最好地理解本发明。在 附图中：
[0011] 图1示出用于解压缩基于零的流的现有技术方法；
[0012] 图2示出根据一个实施例的用于行程长度解码的示例性流程；
[0013] 图3示出图2中所示的方法根据一个样本输入的示例性操作；
[0014] 图4a示出根据一个实施例的示例性AVX指令格式，包括VEX前缀、实操作码字段、 Mod R/M字节、SIB字节、位移字段以及IMM8。
[0015] 图4B示出根据一个实施例来自图4A的哪些字段构成完整操作码字段和基础操作 字段；
[0016] 图4C示出根据一个实施例来自图4A的哪些字段构成寄存器索引字段；
[0017] 图5A是示出根据本发明的实施例的通用向量友好指令格式及其A类指令模板的 框图；
[0018] 图5B是示出根据本发明的实施例的通用向量友好指令格式及其B类指令模板的 框图；
[0019] 图6A是示出根据本发明的实施例的示例性专用向量友好指令格式的框图；
[0020] 图6B是示出根据本发明的一个实施例的构成完整操作码字段的具有图6a的专用 向量友好指令格式的字段的框图；
[0021] 图6C是示出根据本发明的一个实施例的构成寄存器索引字段的具有专用向量友 好指令格式的字段的框图；
[0022] 图6D是示出根据本发明一个实施例的构成扩充（augmentation)操作字段的具有 专用向量友好指令格式的字段的框图；
[0023] 图7是根据本发明的一个实施例的寄存器架构的框图；
[0024] 图8A是示出根据本发明的实施例的示例性有序流水线以及示例性寄存器重命名 的无序发布/执行流水线两者的框图；
[0025] 图8B是示出根据本发明的各实施例的要包括在处理器中的有序架构核的示例性 实施例和示例性的寄存器重命名的无序发布/执行架构核的框图；
[0026] 图9A是根据本发明的各实施例的单个处理器核以及它与管芯上互连网络的连接 及其二级（L2)高速缓存的本地子集的框图；
[0027] 图9B是根据本发明的实施例的图9A中的处理器核的一部分的展开图。
[0028] 图10是根据本发明的实施例的可具有超过一个的核、可具有集成的存储器控制 器、并且可具有集成图形的处理器的框图；
[0029] 图11是根据本发明一个实施例的系统的框图；
[0030] 图12是根据本发明的实施例的第一更具体的示例性系统的框图；
[0031] 图13是根据本发明的实施例的第二更具体的示例性系统的框图；
[0032] 图14是根据本发明的实施例的SoC的框图；以及
[0033] 图15是根据本发明的实施例的对比使用软件指令变换器将源指令集中的二进制 指令变换成目标指令集中的二进制指令的框图。
【具体实施方式】
[0034] 在以下描述中，陈述了多个具体细节。然而，应当理解的是，可不通过这些具体细 节来实施本发明的实施例。在其它实例中，未详细示出公知的电路、结构以及技术，以免模 糊对本描述的理解。
[0035] 说明书中对"一个实施例"、"实施例"、"示例实施例"等等的引用表明所描述的实 施例可以包括特定的特征、结构或特性，但是每个实施例不一定都包括该特定的特征、结构 或特性。此外，这些短语不一定表示同一实施例。此外，当联系实施例描述特定的特征、结 构或特性时，认为本领域普通技术人员能够知晓结合其它实施例来实现这种特征、结构或 特性，无论是否明确描述。
[0036] 并非依赖于诸如图1中描述的低效的标量实现，本发明的实施例利用基于向量的 指令集架构。因此，并非使用昂贵的混洗和置换指令，而是利用简单的移位和经掩码移动来 更高效地解压缩RLE数据。此外，虽然参照基于零的RLE数据来进行描述，但是不同的压缩 值可被用于行程长度编码并且随后被用作用行程长度对来解码的值。
[0037] 图2示出根据一个实施例的用于行程长度解码的示例性流程。流程始于操作200， 将两个变量初始化为〇 :命名为RES的结果变量和命名为IP的插入点变量。流程移至操作 205,通过将源SRC元素与包括经RLE的值的元素集合作比较（例如，将SRC与0的集合作 比较）来生成命名为Μ的掩码。流程移至操作210,对掩码Μ中尾随零的数量进行计数并将 该值存储在命名为Κ的变量中。流程从此处移至操作215,生成包含Κ个1的命名为Ρ的第 二掩码。流程继续到操作220,用掩码Ρ来执行将源经掩码地复制到命名为ΤΜΡ的变量中。 流程随后移至操作225,其中从源SRC中由[Κ+1]索引的元素读取0的数量。在操作230,变 量ΤΜΡ基于IP被左移以将ΤΜΡ与RES变量的当前位置对齐。在操作235,用0R(或）操作 将TMP复制到RES中，以使得RES中（来自先前迭代的）先前设置的值被维持，同时从SRC 新复制的被放入TMP的值可被复制。流程从此处继续到操作240,其中通过将K+N加到当 前IP来更新插入点IP。接着，流程移至操作245,其中源SRC被右移K+2个元素以移除先 前处理过的值。流程移至操作250,其中确定该流程是否完成。若是，则流程移至操作255， 输出结果RES。如果否，则流程迭代回到操作205。
[0038] 在本发明的一个实施例中，每个操作是由执行单元（诸如向量执行单元）中的单 条指令来执行的。例如，某些向量指令集架构包含用于通过将源操作数与比较值集合（诸 如全设为〇的相应向量）作比较来生成掩码向量的单条指令。再进一步，相同的向量指令 集架构可包括用于对源向量末尾处的连续零的数量进行计数（即，源向量寄存器的尾随零 计数）的指令。而在其他实施例中，一个或多个操作是由用于执行该操作的单条指令来执 行的。在再进一步的实施例中，每个操作由结合使用以执行所述操作的两条或更多条指令 来执行。
[0039] 图3示出图2中所示的方法根据一个样本输入的示例性操作。图3用4栏来示 出。第一栏（最左边的一栏）题为0P(操作），并且每一行用来自图2的操作来标记以指示 这些行对应于处理中的何处。接下来的各栏题为迭代A、迭代B和迭代C，因为给定输入要 求3次迭代。在所示的示例中，源输入SRC被示为8个数据元素的流。然而，应当理解，所 描述的方法不限于任何特定数量或宽度的数据元素。例如，所描述的操作可同样地对8个 一字节数据元素或16个32位数据元素起作用，并且将仅基于用于执行所述操作的处理器 和/或存储器的架构而受限。
[0040] 在图 3 中，源 SRC300 被设为 0, 6, 2, 0, 9, 3, 0, 4。这是将解码成 6, 0, 0, 9, 0, 0, 0, 4 的基于零的RLE值。在迭代A中的操作200,结果RES305被设为0, 0, 0, 0, 0, 0, 0, 0,并且插 入点IP310被设为0。在迭代A中的操作205,通过将SRC300与0的集合作比较来生成掩 码M315A。这产生掩码M315A为1，0, 0, 1，0, 0, 1，0,其在SRC300包含0的每个位置处具有 1。尾随零（在掩码M315A最右端的零）的数量在210处被计数为1个尾随零并被置于计 数K320A中。在迭代A的操作215,生成具有K个0的掩码P325A，以使得掩码P325A包含 0, 0, 0, 0, 0, 0, 0, 1。在操作220,使用掩码P325A执行对源SRC300的经掩码复制，以生成包 含0, 0, 0, 0, 0, 0, 0, 4的TMP缓冲器330A。随后在迭代A的225中，从源SRC300的元素 K+1 读取零的数量N335A，其为3。在迭代A的230中，TMP缓冲器330A被左移IP310次以将 TMP缓冲器330A与结果RES305的当前位置对齐。在迭代A的235中，使用0R操作将TMP 缓冲器330A复制到结果RES305中以保留结果RES305中先前设置的值。在迭代A的操作 240,通过将K320A和N335A加到IP310来更新插入点IP310 ;在迭代A中，IP被设为4,即 0 (IP) +1 (K) +3 (N)。在操作245中，源被右移K320A+2次，在迭代A中这是右移3次，使得源 SRC300被设为0, 0, 0, 0, 6, 2, 0, 9。在迭代A中的250,确定存在更多有效输入并且下一迭代 应当运行。
[0041] 执行随后在迭代B中继续回到操作205。现在源SRC300被设为0, 0, 0, 0, 6, 2, 0, 9。 结果RES305当前被设为0, 0, 0, 0, 0, 0, 0, 4,并且插入点IP310被设为4。在迭代B中的 操作205,通过将SRC300与0的集合作比较来生成掩码M315B。这产生掩码M315B为 1，1，1，1，0, 0, 1，0,其在SRC300包含0的每个位置处具有1。尾随零（在掩码M315B最右端 的零）的数量在210处被计数为1个尾随零并被置于计数K320B中。在迭代B的操作215， 生成具有K个0的掩码P325B，以使得掩码P325B包含0, 0, 0, 0, 0, 0, 0, 1。在操作220,使 用掩码P325B执行对源SRC300的经掩码复制，以生成包含0, 0, 0, 0, 0, 0, 0, 9的TMP缓冲器 330B。随后在迭代B的225中，从源SRC300的元素 K+1读取零的数量N335B，其为2。在迭 代B的230中，TMP缓冲器330B被左移IP310次以将TMP缓冲器330B与结果RES305的当 前位置对齐，这产生TMP缓冲器为0,0,0, 9, 0,0,0, 0。在迭代B的235中，使用0R操作将 TMP缓冲器330B复制到结果RES305中以保留结果RES305中先前设置的值，从而在迭代B 产生结果RES300为0, 0, 0, 9, 0, 0, 0, 4。在迭代B的操作240,通过将K320B和N335B加到 IP310来更新插入点IP310 ;在迭代B中，IP被设为7,即4 (IP) +1 (K) +2 (N)。在操作245中， 源被右移K320B+2次，在迭代B中这是右移3次，从而产生源SRC300为0, 0, 0, 0, 0, 0, 0, 6。 在迭代B中的250,确定存在更多有效输入并且下一迭代应当运行。
[0042] 执行随后在迭代C中继续回到操作205。现在SRC300被设为0, 0, 0, 0, 0, 0, 0, 6。 结果1?5305当前被设为0,0,0,9,0,0,0,4，并且插入点1?310被设为7。在迭代(：中的 操作205,通过将SRC300与0的集合作比较来生成掩码M315C。这产生掩码M315C为 1，1，1，1，1，1，1，0,其在SRC300包含0的每个位置处具有1。尾随零（在掩码M315C最右端的 零）的数量在210处被计数为1个尾随零并被置于计数K320C中。在迭代C的操作215,生 成具有K个0的掩码P325C，以使得掩码P325C包含0, 0, 0, 0, 0, 0, 0, 1。在操作220,使用掩 码P325C执行对源SRC300的经掩码复制，以生成包含0, 0, 0, 0, 0, 0, 0, 6的TMP缓冲器330C。 随后在迭代C的225中，从源SRC300的元素 K+1读取零的数量N335C，其为0。在迭代C的 230中，TMP缓冲器330C被左移IP310次以将TMP缓冲器330C与结果RES305的当前位置 对齐，这产生TMP缓冲器为6, 0, 0, 0, 0, 0, 0, 0。在迭代C的235中，使用OR操作将TMP缓冲 器330C复制到结果RES305中以保留结果RES305中先前设置的值，从而在迭代C产生结果 RES300为6, 0, 0, 9, 0, 0, 0, 4。在迭代C的操作240,通过将K320C和N335C加到IP310来更 新插入点IP310 ;在迭代C中，IP被设为8,即7 (IP)+1 (K)+0 (N)。在操作245中，源被右移 K320C+2次，在迭代C中这是右移2次，从而产生源SRC300为0, 0, 0, 0, 0, 0, 0, 0。在迭代C的 250,确定不存在更多有效输入，并且在操作255中应输出结果RES305为6, 0, 0, 9, 0, 0, 0, 4。
[0043] 示例件指今格式
[0044] 本文中所描述的指令的实施例可以不同的格式体现。另外，在下文中详述示例性 系统、架构、以及流水线。指令的实施例可在这些系统、架构、以及流水线上执行，但是不限 于详述的系统、架构、以及流水线。
[0045] VEX指令格式
[0046] VEX编码允许指令具有两个以上操作数，并且允许SMD向量寄存器比128位长。 VEX前缀的使用提供了三个操作数（或者更多）句法。例如，先前的两操作数指令执行改写 源操作数的操作（诸如A = A+B)。VEX前缀的使用使操作数执行非破坏性操作，诸如A = B+C。
[0047] 图4A示出示例性AVX指令格式，包括VEX前缀402、实操作码字段430、M〇DR/M字 节440、SIB字节450、位移字段462以及IMM8472。图4B示出来自图4A的哪些字段构成完 整操作码字段474和基础操作字段442。图4C示出来自图4A的哪些字段构成寄存器索引 字段444。
[0048] VEX前缀（字节0-2)402以三字节形式进行编码。第一字节是格式字段440 (VEX 字节0,位[7:0])，该格式字段440包含明确的C4字节值（用于区分C4指令格式的唯一 值）。第二到第三字节（VEX字节1-2)包括提供具体能力的大量位字段。具体地，REX字段 405 (VEX字节1，位[7-5])由VEX. R位字段（VEX字节1，位[7] -R)、VEX. X位字段（VEX字节 1，位[6] -X)以及VEX. B位字段（VEX字节1，位[5] -B)组成。这些指令的其他字段对如 在本领域中已知的寄存器索引的较低三个位（rrr、xxx以及bbb)进行编码，由此Rrrr、Xxxx 以及Bbbb可通过增加 VEX. R、VEX. X以及VEX. B来形成。操作码映射字段415 (VEX字节1， 位[4:0] -mmmmm)包括对隐含的领先操作码字节进行编码的内容。W字段464 (VEX字节2， 位[7] -W)由记号VEX. W表示，并且取决于该指令提供了不同的功能。VEX. VVVV420 (VEX字 节2,位[6:3]-vvvv)的作用可包括如下：1) VEX. vvvv对以颠倒（1 (多个）补码）的形式指 定第一源寄存器操作数进行编码，且对具有两个或两个以上源操作数的指令有效；2) VEX. vvvv针对特定向量位移对以1 (多个）补码的形式指定的目的地寄存器操作数进行编码； 或者3)VEX. ww不对任何操作数进行编码，保留该字段，并且应当包含1111b。如果VEX. L468大小字段（VEX字节2,位[2]-L) = 0,则它指示128位向量；如果VEX.L = 1，则它指 示256位向量。前缀编码字段425 (VEX字节2,位[1:0]-ρρ)提供了用于基础操作字段的附 加位。
[0049] 实操作码字段430 (字节3)还被称为操作码字节。操作码的一部分在该字段中被 指定。
[0050] M0DR/M 字段 440 (字节 4)包括 MOD 字段 442 (位[7-6])、Reg 字段 444 (位[5-3])、 以及R/M字段446 (位[2-0])。Reg字段444的作用可包括如下：对目的地寄存器操作数或 源寄存器操作数（Rfff中的rrr)进行编码；或者被视为操作码扩展且不用于对任何指令操 作数进行编码。R/M字段446的作用可包括如下：对引用存储器地址的指令操作数进行编 码；或者对目的地寄存器操作数或源寄存器操作数进行编码。
[0051] 比例、索引、基址（SIB)-比例字段450(字节5)的内容包括用于存储器地址生成 的SS652 (位[7-6])。先前已经针对寄存器索引Xxxx和Bbbb提到了 SIB. xxx454 (位[5-3]) 和 SIB. bbb456(位[2-0])的内容。
[0052] 位移字段462和立即数字段（IMM8) 472包含地址数据。
[0053] 示例性编码成VEX
[0054] 通用向量友好指令格式
[0055] 向量友好指令格式是适于向量指令（例如，存在专用于向量操作的特定字段）的 指令格式。尽管描述了其中通过向量友好指令格式支持向量和标量操作两者的实施例，但 是替换实施例仅使用通过向量友好指令格式的向量操作。
[0056] 图5A-5B是示出根据本发明的实施例的通用向量友好指令格式及其指令模板的 框图。图5A是示出根据本发明的实施例的通用向量友好指令格式及其A类指令模板的框 图；而图5B是示出了根据本发明的实施例的通用向量友好指令格式及其B类指令模板的框 图。具体地，针对通用向量友好指令格式500定义A类和B类指令模板，两者包括无存储器 访问505的指令模板和存储器访问520的指令模板。在向量友好指令格式的上下文中的术 语"通用"是指不束缚于任何专用指令集的指令格式。
[0057] 尽管将描述其中向量友好指令格式支持64字节向量操作数长度（或大小）与32 位（4字节）或64位（8字节）数据元素宽度（或大小）（并且由此，64字节向量由16双字 大小的元素或者替换地8四字大小的元素组成）、64字节向量操作数长度（或大小）与16 位（2字节）或8位（1字节）数据元素宽度（或大小）、32字节向量操作数长度（或大小） 与32位（4字节）、64位（8字节）、16位（2字节）、或8位（1字节）数据元素宽度（或大 小）、以及16字节向量操作数长度（或大小）与32位（4字节）、64位（8字节）、16位（2 字节）、或8位（1字节）数据元素宽度（或大小）的本发明的实施例，但是替换实施例可支 持更大、更小、和/或不同的向量操作数大小（例如，256字节向量操作数）与更大、更小或 不同的数据元素宽度（例如，128位（16字节）数据元素宽度）。
[0058] 图5A中的A类指令模板包括：1)在无存储器访问505的指令模板内，示出无存储 器访问的完全舍入（round)控制型操作510的指令模板、以及无存储器访问的数据变换型 操作515的指令模板；以及2)在存储器访问520的指令模板内，示出存储器访问的时效性 525的指令模板和存储器访问的非时效性530的指令模板。图5B中的B类指令模板包括： 1)在无存储器访问505的指令模板内，示出无存储器访问的写掩码控制的部分舍入控制型 操作512的指令模板以及无存储器访问的写掩码控制的vsize型操作517的指令模板；以 及2)在存储器访问520的指令模板内，示出存储器访问的写掩码控制527的指令模板。
[0059] 通用向量友好指令格式500包括以下列出以在图5A-5B中示出的顺序的如下字 段。
[0060] 格式字段540 -该字段中的特定值（指令格式标识符值）唯一地标识向量友好指 令格式，并且由此标识指令在指令流中以向量友好指令格式出现。由此，该字段在无需仅有 通用向量友好指令格式的指令集的意义上是任选的。
[0061] 基础操作字段542 -其内容区分不同的基础操作。
[0062] 寄存器索引字段544--其内容直接或者通过地址生成来指定源和目的地操作数 在寄存器中或者在存储器中的位置。这些字段包括足够数量的位以从PxQ(例如，32x512、 16xl28、32xl024、64xl024)个寄存器组选择N个寄存器。尽管在一个实施例中N可高达三个 源和一个目的地寄存器，但是替换实施例可支持更多或更少的源和目的地寄存器（例如， 可支持高达两个源，其中这些源中的一个源还用作目的地，可支持高达三个源，其中这些源 中的一个源还用作目的地，可支持高达两个源和一个目的地）。
[0063] 修饰符（modifier)字段546 -其内容将以指定存储器访问的通用向量指令格式出 现的指令与不指定存储器访问的通用向量指令格式出现的指令区分开；即在无存储器访问 505的指令模板与存储器访问520的指令模板之间。存储器访问操作读取和/或写入到存 储器层次（在一些情况下，使用寄存器中的值来指定源和/或目的地地址），而非存储器访 问操作不这样（例如，源和目的地是寄存器）。尽管在一个实施例中，该字段还在三种不同 的方式之间选择以执行存储器地址计算，但是替换实施例可支持更多、更少或不同的方式 来执行存储器地址计算。
[0064] 扩充操作字段550 -其内容区分除基础操作以外还要执行各种不同操作中的哪 一个操作。该字段是上下文专用的。在本发明的一个实施例中，该字段被分成类字段568、 α字段552、以及β字段554。扩充操作字段550允许在单一指令而非2、3或4个指令中 执行多组共同的操作。
[0065] 比例字段560 -其内容允许用于存储器地址生成（例如，用于使用2ttw*索引+ 基址的地址生成）的索引字段的内容的按比例缩放。
[0066] 位移字段562A-其内容被用作存储器地址生成的一部分（例如，用于使用2ttw* 索引+基址+位移的地址生成）。
[0067] 位移因数字段562B (注意，位移字段562A直接在位移因数字段562B上的并置指 示了使用一个或另一个）--其内容被用作地址生成的一部分；它指定通过存储器访问大 小（N)按比例缩放的位移因数，其中N是存储器访问中的字节的数量（例如，用于使用2? *索引+基址+经按比例缩放的位移的地址生成）。忽略冗余的低阶位，并且因此将位移因 数字段的内容乘以存储器操作数总大小（N)以生成在计算有效地址中使用的最终位移。N 的值由处理器硬件在运行时基于完整操作码字段574(稍候在本文中描述）和数据操纵字 段554C确定。位移字段562A和位移因数字段562B在它们不用于无存储器访问505的指 令模板和/或不同的实施例可实现两者中的仅一个或均未实现的意义上是任选的。
[0068] 数据元素宽度字段564 -其内容区分使用多个数据元素宽度中的哪一个（在一些 实施例中用于所有指令，在其他实施例中只用于一些指令）。该字段在如果支持仅一个数据 元素宽度和/或使用操作码的某一方面来支持数据元素宽度则不需要的意义上是任选的。 [0069] 写掩码字段570 -其内容在每一数据元素位置的基础上控制目的地向量操作数 中的数据元素位置是否反映基础操作和扩充操作的结果。A类指令模板支持合并-写掩码， 而B类指令模板支持合并写掩码和归零写掩码两者。在合并时，向量掩码允许在执行任何 操作（由基础操作和扩充操作指定）期间保护目的地中的任何元素集免于更新；在另一实 施例中，保持其中对应掩码位具有〇的目的地的每一元素的旧值。相反，当归零时，向量掩 码允许在执行任何操（由基础操作和扩充操作指定）作期间使目的地中的任何元素集归 零；在一个实施例中，目的地的元素在对应掩码位具有0值时被设为〇。该功能的子集是控 制执行的操作的向量长度的能力（即，从第一个到最后一个要修改的元素的跨度），然而， 被修改的元素不必是连续的。由此，写掩码字段570允许部分向量操作，这包括加载、存储、 算术、逻辑等。尽管描述了其中写掩码字段570的内容选择了多个写掩码寄存器中的包含 要使用的写掩码的一个写掩码寄存器（并且由此写掩码字段570的内容间接地标识了要执 行的掩码操作）的本发明的实施例，但是替换实施例相反或另外允许掩码写字段570的内 容直接地指定要执行的掩码操作。
[0070] 立即数字段572 -其内容允许对立即数的指定。该字段在实现不支持立即数的通 用向量友好格式中不存在且在不使用立即数的指令中不存在的意义上是任选的。
[0071] 类字段568 -其内容在不同类的指令之间进行区分。参考图5Α-Β，该字段的内容 在Α类和Β类指令之间进行选择。在图5Α-Β中，圆角方形用于指示专用值存在于字段中 (例如，在图5A-B中分别用于类字段568的A类568A和B类568B)。
[0072] A类指令模板
[0073] 在A类非存储器访问505的指令模板的情况下，α字段552被解释为其内容区分 要执行不同扩充操作类型中的哪一种（例如，针对无存储器访问的舍入型操作510和无存 储器访问的数据变换型操作515的指令模板分别指定舍入552Α. 1和数据变换552Α. 2)的 RS字段552Α，而β字段554区分要执行指定类型的操作中的哪一种。在无存储器访问505 的指令模板中，比例字段560、位移字段562Α以及位移比例字段562Β不存在。
[0074] 无存储器访问的指令模板一完全舍入控制型操作
[0075] 在无存储器访问的完全舍入控制型操作510的指令模板中，β字段554被解释为 其内容提供静态舍入的舍入控制字段554Α。尽管在本发明的所述实施例中舍入控制字段 554Α包括抑制所有浮点异常（SAE)字段556和舍入操作控制字段558,但是替换实施例可 支持、可将这些概念两者都编码成相同的字段或者只有这些概念/字段中的一个或另一个 (例如，可只有舍入操作控制字段558)。
[0076] SAE字段556 -其内容区分是否停用异常事件报告；当SAE字段556的内容指示 启用抑制时，给定指令不报告任何种类的浮点异常标志且不唤起任何浮点异常处理程序。
[0077] 舍入操作控制字段558 -其内容区分执行一组舍入操作中的哪一个（例如，向上 舍入、向下舍入、向零舍入、以及就近舍入）。由此，舍入操作控制字段558允许在每一指令 的基础上改变舍入模式。在其中处理器包括用于指定舍入模式的控制寄存器的本发明的一 个实施例中，舍入操作控制字段550的内容超驰该寄存器值。
[0078] 无存储器访问的指令模板一数据变换型操作
[0079] 在无存储器访问的数据变换型操作515的指令模板中，β字段554被解释为数据 变换字段554Β，其内容区分要执行多个数据变换中的哪一个（例如，无数据变换、拌和、广 播）。
[0080] 在Α类存储器访问520的指令模板的情况下，α字段552被解释为驱逐提示字段 552Β，其内容区分要使用驱逐提示中的哪一个（在图5Α中，为存储器访问时效性525指令 模版和存储器访问非时效性530指令模版分别指定时效性552Β. 1和非时效性552Β. 2)，而 β字段554被解释为数据操纵字段554C，其内容区分要执行大量数据操纵操作（也称为 基元（primitive))中的哪一个（例如，无操纵、广播、源的向上转换、以及目的地的向下转 换）。存储器访问520的指令模板包括比例字段560、以及任选的位移字段562A或位移比 例字段562B。
[0081] 向量存储器指令使用转换支持来执行来自存储器的向量加载并将向量存储到存 储器。如同寻常的向量指令，向量存储器指令以数据元素式的方式与存储器来回传输数据， 其中实际传输的元素由选为写掩码的向量掩码的内容规定。
[0082] 存储器访问的指令模板一时效性的
[0083] 时效性的数据是可能很快地重新使用从而足以从高速缓存受益的数据。然而，这 是提示且不同的处理器可以不同的方式实现它，包括完全忽略该提示。
[0084] 存储器访问的指令模板一非时效性的
[0085] 非时效性的数据是不可能很快地重新使用从而足以从第一级高速缓存中的高速 缓存受益且应当给予驱逐优先级的数据。然而，这是提示且不同的处理器可以不同的方式 实现它，包括完全忽略该提示。
[0086] B类指令模板
[0087] 在B类指令模板的情况下，α字段552被解释为写掩码控制⑵字段552C，其内 容区分由写掩码字段570控制的写掩码应当是合并还是归零。
[0088] 在Β类非存储器访问505的指令模板的情况下，β字段554的一部分被解释为RL 字段557Α，其内容区分要执行不同扩充操作类型中的哪一种（例如，针对无存储器访问的 写掩码控制部分舍入控制类型操作512的指令模板和无存储器访问的写掩码控制VSIZE型 操作517的指令模板分别指定舍入557Α. 1和向量长度（VSIZE) 557Α. 2)，而β字段554的 其余部分区分要执行指定类型的操作中的哪一种。在无存储器访问505的指令模板中，t匕 例字段560、位移字段562A以及位移比例字段562B不存在。
[0089] 在无存储器访问的写掩码控制的部分舍入控制型操作510的指令模板中，β字段 554的其余部分被解释为舍入操作字段559Α，并且停用异常事件报告（给定指令不报告任 何种类的浮点异常标志且不唤起任何浮点异常处理程序）。
[0090] 舍入操作控制字段559Α -只作为舍入操作控制字段558,其内容区分要执行一组 舍入操作中的哪一个（例如，向上舍入、向下舍入、向零舍入、以及就近舍入）。由此，舍入操 作控制字段559Α允许在每一指令的基础上改变舍入模式。在其中处理器包括用于指定舍 入模式的控制寄存器的本发明的一个实施例中，舍入操作控制字段550的内容超驰该寄存 器值。
[0091] 在无存储器访问的写掩码控制VSIZE型操作517的指令模板中，β字段554的其 余部分被解释为向量长度字段559Β，其内容区分要执行多个数据向量长度中的哪一个（例 如，128字节、256字节、或512字节）。
[0092] 在Β类存储器访问520的指令模板的情况下，β字段554的一部分被解释为广播 字段557Β，其内容区分是否要执行广播型数据操纵操作，而β字段554的其余部分被解释 为向量长度字段559Β。存储器访问520的指令模板包括比例字段560、以及任选的位移字 段562Α或位移比例字段562Β。
[0093] 针对通用向量友好指令格式500,示出完整操作码字段574包括格式字段540、基 础操作字段542以及数据元素宽度字段564。尽管示出了其中完整操作码字段574包括所 有这些字段的一个实施例，但是在不支持所有这些字段的实施例中，完整操作码字段574 包括少于所有的这些字段。完整操作码字段574提供操作码（opcode)。
[0094] 扩充操作字段550、数据元素宽度字段564以及写掩码字段570允许在每一指令的 基础上以通用向量友好指令格式指定这些特征。
[0095] 写掩码字段和数据元素宽度字段的组合创建各种类型的指令，因为这些指令允许 基于不同的数据元素宽度应用该掩码。
[0096] 在A类和B类内出现的各种指令模板在不同的情形下是有益的。在本发明的一些 实施例中，不同处理器或者处理器内的不同核可支持仅A类、仅B类、或者可支持两类。举 例而言，期望用于通用计算的高性能通用无序核可仅支持B类，期望主要用于图形和/或科 学（吞吐量）计算的核可仅支持A类，并且期望用于两者的核可支持两者（当然，具有来自 两类的模板和指令的一些混合、但是并非来自两类的所有模板和指令的核在本发明的范围 内）。同样，单一处理器可包括多个核，所有核支持相同的类或者其中不同的核支持不同的 类。举例而言，在具有分离的图形和通用核的处理器中，图形核中的期望主要用于图形和/ 或科学计算的一个核可仅支持A类，而通用核中的一个或多个可以是具有期望用于通用计 算的仅支持B类的无序执行和寄存器重命名的高性能通用核。没有单独的图形核的另一处 理器可包括支持A类和B类两者的一个或多个通用有序或无序核。当然，在本发明的不同 实施例中，来自一类的特征也可在其他类中实现。以高级语言撰写的程序可被输入（例如， 及时编译或者静态编译）到各种不同的可执行形式，包括：1)仅具有用于执行的目标处理 器支持的类的指令的形式；或者2)具有使用所有类的指令的不同组合而编写的替换例程 且具有基于由当前正在执行代码的处理器支持的指令而选择这些例程以执行的控制流代 码的形式。
[0097] 示例性专用向量友好指令格式
[0098] 图6A是示出根据本发明的实施例的示例性专用向量友好指令格式的框图。图6A 示出在其指定位置、大小、解释和字段的次序、以及那些字段中的一些字段的值的意义上是 专用的专用向量友好指令格式600。专用向量友好指令格式600可用于扩展x86指令集， 并且由此一些字段与在现有x86指令集及其扩展（例如，AVX)中使用的那些字段类似或相 同。该格式保持与具有扩展的现有x86指令集的前缀编码字段、实操作码字节字段、M0DR/ Μ字段、SIB字段、位移字段、以及立即数字段一致。示出来自图6A的字段映射到的来自图 5的字段。
[0099] 应当理解，虽然出于说明的目的在通用向量友好指令格式500的上下文中，本发 明的实施例参考专用向量友好指令格式600进行了描述，但是本发明不限于专用向量友好 指令格式600,声明的地方除外。例如，通用向量友好指令格式500构想各种字段的各种可 能的大小，而专用向量友好指令格式600被示为具有特定大小的字段。作为具体示例，尽管 在专用向量友好指令格式600中数据元素宽度字段564被示为一位字段，但是本发明不限 于此（即，通用向量友好指令格式500构想数据元素宽度字段564的其他大小）。
[0100] 通用向量友好指令格式500包括以下列出的按照图6Α中示出的顺序的如下字段。
[0101] EVEX前缀（字节0-3) 602 -以四字节形式进行编码。
[0102] 格式字段540(EVEX字节0,位[7:0]) -第一字节（EVEX字节0)是格式字段540， 并且它包含0x62 (在本发明的一个实施例中用于区分向量友好指令格式的唯一值）。
[0103] 第二-第四字节（EVEX字节1-3)包括提供专用能力的多个位字段。
[0104] REX 字段 605 (EVEX 字节 1，位[7-5]) -由 EVEX. R 位字段（EVEX 字节 1，位[7] - R)、 EVEX. X 位字段（EVEX 字节 1，位[6] - X)以及（557BEX 字节 1，位[5] - B)组成。EVEX. R、 EVEX. X和EVEX. B位字段提供与对应VEX位字段相同的功能，并且使用1补码的形式进行编 码，g卩ΖΜΜ0被编码为1111B，ZMM15被编码为0000B。这些指令的其他字段对如在本领域中 已知的寄存器索引的较低三个位（rrr、XXX、以及bbb)进行编码，由此可通过增加 EVEX. R、 EVEX. X 以及 EVEX. B 来形成 Rrrr、Xxxx 以及 Bbbb。
[0105] REX'字段510-这是REX'字段510的第一部分，并且是用于对扩展的32个寄存器 集合的较高16个或较低16个寄存器进行编码的EVEX. R'位字段（EVEX字节1，位[4] - R'）。 在本发明的一个实施例中，该位与以下指示的其他位一起以位反转的格式存储以（在公知 x86的32位模式下）与实操作码字节是62的BOUND指令进行区分，但是在M0DR/M字段 (在下文中描述）中不接受MOD字段中的值11 ;本发明的替换实施例不以反转的格式存储 该指示的位以及其他指示的位。值1用于对较低16个寄存器进行编码。换句话说，通过组 合EVEX. R'、EVEX. R、以及来自其他字段的其他RRR来形成R' Rrrr。
[0106] 操作码映射字段615(EVEX字节1，位[3:0] -_m)-其内容对隐含的领先操作码 字节（0F、0F38、或0F3)进行编码。
[0107] 数据元素宽度字段564 (EVEX字节2,位[7] -W) -由记号EVEX. W表示。EVEX. W 用于定义数据类型（32位数据元素或64位数据元素）的粒度（大小）。
[0108] EVEX. vvvv620 (EVEX 字节 2,位[6:3]-vvvv) - EVEX. vvvv 的作用可包括如下：1) EVEX. vvvv对以反转（1补码）的形式指定的第一源寄存器操作数进行编码且对具有两个或 两个以上源操作数的指令有效；2)EVEX. vvvv针对特定向量移位对以1补码的形式指定的 目的地寄存器操作数进行编码；或者3) EVEX. vvvv不对任何操作数进行编码，该字段被保 留并且应当包含1111b。由此，EVEX. vvvv字段620对以反转（1补码）的形式存储的第一 源寄存器指定符的4个低阶位进行编码。取决于该指令，额外不同的EVEX位字段用于将指 定符大小扩展到32个寄存器。
[0109] EVEX. U568类字段（EVEX字节2,位[2]-U) -如果EVEX. U = 0,则它指示A类或 EVEX. U0,如果 EVEX. U = 1，则它指示 B 类或 EVEX. U1。
[0110] 前缀编码字段625(EVEX字节2,位[1:0]-ρρ) -提供了用于基础操作字段的附加 位。除了对以EVEX前缀格式的传统SSE指令提供支持以外，这也具有压缩SMD前缀的益 处（EVEX前缀只需要2位，而不是需要字节来表达SMD前缀）。在一个实施例中，为了支 持使用以传统格式和以EVEX前缀格式的SMD前缀（66H、F2H、F3H)的传统SSE指令，这些 传统SMD前缀被编码成SMD前缀编码字段；并且在运行时在提供给解码器的PLA之前被 扩展成传统SMD前缀（因此PLA可执行传统和EVEX格式的这些传统指令，而无需修改）。 虽然较新的指令可将EVEX前缀编码字段的内容直接作为操作码扩展，但是为了一致性，特 定实施例以类似的方式扩展，但允许由这些传统SIMD前缀指定不同的含义。替换实施例可 重新设计PLA以支持2位SMD前缀编码，并且由此不需要扩展。
[0111] α 字段 552 (EVEX 字节 3,位[7] - H1，也称为 EVEX. HI、EVEX. rs、EVEX. RL、EVEX. 写掩码控制、以及EVEX.N，也用α示出）一如先前所述的，该字段是上下文专用的。
[0112] β 字段 554(EVEX 字节 3,位[6:4]-SSS，也称为 EVEX. s2_。、EVEX.r2_。、EVEX.rrl、 EVEX.LLO、EVEX.LLB，也用βββ示出）一如先前所述的，该字段是上下文特定的。
[0113] REX'字段510 -这是REX'字段的其余部分，并且是可用于对扩展的32个寄存器集 合的较高16个或较低16个寄存器进行编码的EVEX. R'位字段（EVEX字节3,位[3] - V'）。 该位以位反转的格式存储。值1用于对较低16个寄存器进行编码。换句话说，通过组合 EVEX. V'、EVEX. vvvv 来形成 V' VVVV。
[0114] 写掩码字段570(EVEX字节3,位[2:0]_kkk) -其内容指定写掩码寄存器中的寄存 器索引，如先前所述。在本发明的一个实施例中，特定值EVEX. kkk = 000具有暗示没有写 掩码用于特定指令（这可以各种方式实现，包括使用硬连线到全1的写掩码或者旁路掩码 硬件的硬件来实现）的特别行为。
[0115] 实操作码字段630 (字节4)还被称为操作码字节。操作码的一部分在该字段中被 指定。
[0116] MOD R/M字段640 (字节5)包括MOD字段642、Reg字段644、以及R/M字段646。 如先前所述的，MOD字段642的内容将存储器访问和非存储器访问操作区分开。Reg字段 644的作用可被归结为两种情形：对目的地寄存器操作数或源寄存器操作数进行编码；或 者被视为操作码扩展且不用于对任何指令操作数进行编码。R/M字段646的作用可包括如 下：对引用存储器地址的指令操作数进行编码；或者对目的地寄存器操作数或源寄存器操 作数进行编码。
[0117] 比例、索引、基址（SIB)字节（字节6)-如先前所述的，比例字段550的内容用于 存储器地址生成。SIB. xxx654和SIB. bbb656 -先前已经针对寄存器索引Xxxx和Bbbb提 及了这些字段的内容。
[0118] 位移字段562A (字节7-10) -当MOD字段642包含10时，字节7-10是位移字段 562A，并且它与传统32位位移（disp32) -样地工作，并且以字节粒度工作。
[0119] 位移因数字段562B(字节7) -当MOD字段642包含01时，字节7是位移因数字 段562B。该字段的位置与传统x86指令集8位位移（disp8)的位置相同，它以字节粒度工 作。由于disp8是符号扩展的，因此它可只在-128和127字节偏移量之间寻址；在64字节 高速缓存线的方面，disp8使用可被设为仅四个真正有用的值-128、-64、0和64的8位；由 于常常需要更大的范围，所以使用disp32 ;然而，disp32需要4个字节。与disp8和disp32 对比，位移因数字段562B是disp8的重新解释；当使用位移因数字段562B时，通过位移因 数字段的内容乘以存储器操作数访问的大小（N)来确定实际位移。该类型的位移被称为 disp8*N。这减小了平均指令长度（用于位移但具有大得多的范围的单一字节）。这种压缩 位移基于有效位移是存储器访问的粒度的倍数的假设，并且由此地址偏移量的冗余低阶位 不需要被编码。换句话说，位移因数字段562B替代传统x86指令集8位位移。由此，位移 因数字段562B以与x86指令集8位位移相同的方式（因此在ModRM/SIB编码规则中没有 变化）进行编码，唯一的不同在于，disp8超载至disp8*N。换句话说，在编码规则或编码长 度中没有变化，而仅在通过硬件对位移值的解释中有变化（这需要按存储器操作数的大小 按比例缩放位移量以获得字节式地址偏移量）。
[0120] 立即数字段572如先前所述地操作。
[0121] 完整操作码字段
[0122] 图6B是示出根据本发明的一个实施例的构成完整操作码字段574的具有专用向 量友好指令格式600的字段的框图。具体地，完整操作码字段574包括格式字段540、基础 操作字段542、以及数据元素宽度（W)字段564。基础操作字段542包括前缀编码字段625、 操作码映射字段615以及实操作码字段630。
[0123] 寄存器索引字段
[0124] 图6C是示出根据本发明的一个实施例的构成寄存器索引字段544的具有专用向 量友好指令格式600的字段的框图。具体地，寄存器索引字段544包括REX字段605、REX' 字段 610、MODR/M. reg 字段 644、MODR/M. r/m 字段 646、VVVV 字段 620、XXX 字段 654 以及 bbb 字段 656。
[0125] 扩充操作字段
[0126] 图6D是示出根据本发明的一个实施例的构成扩充操作字段550的具有专用向量 友好指令格式600的字段的框图。当类（U)字段568包含0时，它表明EVEX.U0(A类568A); 当它包含1时，它表明EVEX. U1 (B类568B)。当U = 0且MOD字段642包含11 (表明无存储 器访问操作）时，α字段552 (EVEX字节3,位[7] - EH)被解释为rs字段552A。当rs字 段552A包含1 (舍入552A. 1)时，β字段554 (EVEX字节3,位[6:4] - SSS)被解释为舍入 控制字段554Α。舍入控制字段554Α包括一位SAE字段556和两位舍入操作字段558。当 rs字段552Α包含0 (数据变换552Α. 2)时，β字段554 (EVEX字节3，位[6:4] - SSS)被解 释为三位数据变换字段554Β。当U = 0且MOD字段642包含00、01或10 (表达存储器访问 操作）时，α字段552(EVEX字节3,位[7] - EH)被解释为驱逐提示（EH)字段552B且β 字段554 (EVEX字节3,位[6:4] -SSS)被解释为三位数据操纵字段554C。
[0127] 当U = 1时，α字段552 (EVEX字节3,位[7] - EH)被解释为写掩码控制（Z)字段 552C。当U = 1且MOD字段642包含11 (表达无存储器访问操作）时，β字段554的一部 分（EVEX字节3,位[4] - SQ)被解释为RL字段557Α ;当它包含1 (舍入557Α. 1)时，β字 段554的其余部分（EVEX字节3,位[6-5] - S2J被解释为舍入操作字段559Α，而当RL字段 557A包含0(VSIZE557.A2)时，β字段554的其余部分（EVEX字节3,位[6-5=-?^被解释 为向量长度字段559B(EVEX字节3,位[6-5] -Lg)。当U= 1且MOD字段642包含00、01 或10 (表达存储器访问操作）时，β字段554 (EVEX字节3,位[6:4] -SSS)被解释为向量 长度字段559B (EVEX字节3,位[6-5] - Lg)和广播字段557B (EVEX字节3,位[4] - B)。
[0128] 示例件寄存器架构
[0129] 图7是根据本发明的一个实施例的寄存器架构700的框图。在所示出的实施例中， 有32个512位宽的向量寄存器710 ;这些寄存器被引用为zmmO到zmm31。较低的16zmm寄 存器的较低阶256个位覆盖在寄存器ymm〇-16上。较低的16zmm寄存器的较低阶128个位 (ymm寄存器的较低阶128个位）覆盖在寄存器xmmO-15上。专用向量友好指令格式600对 这些覆盖的寄存器组操作，如在以下表格中所示的。
[0130]
【权利要求】
1. 一种在包括向量执行单元的计算机处理器中解压缩行程长度编码（RLE)的源数据 元素集合的方法，所述方法包括： 初始化结果和插入点变量； 通过将所述源数据元素集合与零元素集合作比较来生成第一掩码，所述零元素集合包 括与所述源数据元素集合相同数量的元素； 生成所述第一掩码中的尾随零的计数； 基于所述尾随零的计数生成包括1的集合的第二掩码； 使用所述第二掩码来执行将所述源数据元素集合经掩码地复制到临时缓冲器中； 从所述源数据元素集合中的第一数据元素读取RLE零的数量，所述第一数据元素是基 于所述尾随零的计数来索引的； 基于所述插入点变量将所述临时缓冲器向左移位； 执行将所述临时缓冲器复制到所述结果变量中； 更新所述插入点变量； 基于所述尾随零的计数将所述源数据元素集合向右移位； 确定所述源数据元素集合是否包含更多有效输入； 在所述源数据元素集合包含更多有效输入的情形中，从生成所述第一掩码开始重复所 述方法；以及 在所述源数据元素集合不包含更多有效输入的情形中，输出所述结果变量。
2. 如权利要求1所述的方法，其特征在于，所述源数据元素集合中的所述第一数据元 素在所述源元素集合中被索引为位于通过向所述尾随零的计数加1所生成的索引处的数 据元素。
3. 如权利要求1所述的方法，其特征在于，所述插入点被更新为通过将所述插入点、所 述尾随零的计数和所述RLE零的数量相加所确定的值。
4. 如权利要求1所述的方法，其特征在于，所述源数据元素集合向右移位通过向所述 尾随零的计数加2所指示的次数。
5. 如权利要求1所述的方法，其特征在于，所述临时缓冲器向左移位由所述插入点中 存储的值所指示的次数。
6. -种制品，包括： 有形机器可读存储介质，其上存储有用于解压缩行程长度编码（RLE)的源数据元素集 合的指令，其中至少一条指令包括源操作数和目的地操作数，其中所述源操作数指定包括 所述源数据元素集合的源向量寄存器；并且 其中所述指令包括操作码集合，所述操作码集合指令机器执行所述指令并且导致： 初始化结果和插入点变量； 通过将所述源数据元素集合与零元素集合作比较来生成第一掩码，所述零元素集合包 括与所述源数据元素集合相同数量的元素； 生成所述第一掩码中的尾随零的计数； 基于所述尾随零的计数生成包括1的集合的第二掩码； 使用所述第二掩码将所述源数据元素集合经掩码地复制到临时缓冲器中； 从所述源数据元素集合中的第一数据元素读取RLE零的数量，所述第一数据元素是基 于所述尾随零的计数来索引的； 基于所述插入点变量将所述临时缓冲器向左移位； 将所述临时缓冲器复制到所述结果变量中； 更新所述插入点变量； 基于所述尾随零的计数将所述源数据元素集合向右移位； 确定所述源数据元素集合是否包含更多有效输入； 在所述源数据元素集合包含更多有效输入的情形中，从生成所述第一掩码开始重复所 述方法；以及 在所述源数据元素集合不包含更多有效输入的情形中，输出所述结果变量。
7. 如权利要求6所述的制品，其特征在于，所述源数据元素集合中的所述第一数据元 素在所述源元素集合中被索引为位于通过向所述尾随零的计数加1所生成的索引处的数 据元素。
8. 如权利要求6所述的制品，其特征在于，所述插入点被更新为通过将所述插入点、所 述尾随零的计数和所述RLE零的数量相加所确定的值。
9. 如权利要求6所述的制品，其特征在于，所述源数据元素集合向右移位通过向所述 尾随零的计数加2所指示的次数。
10. 如权利要求6所述的制品，其特征在于，所述临时缓冲器向左移位由所述插入点中 存储的值所指示的次数。
11. 一种处理器核，包括： 解码多条向量指令的硬件解码单元，所述多条向量指令用于解压缩行程长度编码 (RLE)的源数据元素集合，其中至少一条指令包括源操作数和目的地操作数，其中所述源操 作数指定包括所述源数据元素集合的源向量寄存器；以及 执行经解码指令的执行引擎单元，其导致： 初始化结果和插入点变量； 通过将所述源数据元素集合与零元素集合作比较来生成第一掩码，所述零元素集合包 括与所述源数据元素集合相同数量的元素； 生成所述第一掩码中的尾随零的计数； 基于所述尾随零的计数生成包括1的集合的第二掩码； 使用所述第二掩码将所述源数据元素集合经掩码地复制到临时缓冲器中； 从所述源数据元素集合中的第一数据元素读取RLE零的数量，所述第一数据元素是基 于所述尾随零的计数来索引的； 基于所述插入点变量将所述临时缓冲器向左移位； 将所述临时缓冲器复制到所述结果变量中； 更新所述插入点变量； 基于所述尾随零的计数将所述源数据元素集合向右移位； 确定所述源数据元素集合是否包含更多有效输入； 在所述源数据元素集合包含更多有效输入的情形中，从生成所述第一掩码开始重复所 述方法；以及 在所述源数据元素集合不包含更多有效输入的情形中，输出所述结果变量。
12. 如权利要求11所述的处理器核，其特征在于，所述源数据元素集合中的所述第一 数据元素在所述源元素集合中被索引为位于通过向所述尾随零的计数加1所生成的索引 处的数据元素。
13. 如权利要求11所述的处理器核，其特征在于，所述插入点被更新为通过将所述插 入点、所述尾随零的计数和所述RLE零的数量相加所确定的值。
14. 如权利要求11所述的处理器核，其特征在于，所述源数据元素集合向右移位通过 向所述尾随零的计数加2所指示的次数。
15. 如权利要求11所述的处理器核，其特征在于，所述临时缓冲器向左移位由所述插 入点中存储的值所指示的次数。
【文档编号】G06F9/30GK104094221SQ201180076334
【公开日】2014年10月8日 申请日期:2011年12月30日 优先权日:2011年12月30日
【发明者】E·乌尔德-阿迈德-瓦尔, S·赛尔, K·A·杜什, C·R·扬特, B·L·托尔 申请人:英特尔公司