专利名称：一种外设接口的扩展装置和方法
技术领域：
本发明涉及一种外设接口的扩展装置和方法。
背景技术：
随着科学技术的进步和芯片工艺水平的不断提升，越来越多的SOC芯片为用户提供了性能更高，集成度更好，成本更低的单芯片解决方案。虽然这些SOC芯片本身已经集成了丰富的外设接口，但由于IO接口数量的限制或是应用场合的需要或是新外设接口的出现，在很多情况下，仅通过SOC芯片提供的外设接口还是不足以搭建一个复杂的电子系统。例如SOC芯片的部分引脚的第一功能已经使用，造成作第二功能的外设接口没法使用。或是GPIO的数量不够，或是UART的接口不足，或是缺少新外设接口等。这会限制SOC芯片的应用场合，缩短SOC芯片的产品周期。现有的情况是，一般是通过外接一个专用的接口扩展芯片实现SPI扩展GPIO或UART的功能。这种方案扩展的接口类型有限，一般只有GPIO和UART。对于GPIO和UART之外的接口扩展需求无能为力，扩展的数量也受专用的接口扩展芯片的限制。此外，也有利用SPI外接一个带单片机的芯片，再通过单片机自带的外设接口来完成外设的扩展，这种方式受所选单片机的限制，可扩展的接口有限，并且要额外对单片机进行操作，增加开发周期。
发明内容
为解决上述技术问题，本发明提供解决方案是提供一种外设接口的扩展装置，包括主控芯片以及扩展芯片，所述主控芯片包含有至少一个主SPI，所述扩展芯片包括至少一个从SPI、SPI2APB模块以及多个外设模块；所述至少一个从SPI与主控芯片的主SPI通过SCLK、MOSI、MISO和SS_n四根信号线对应连接；所述SPI2APB模块分别与所述从SPI以及ABP总线相连；所述多个外设模块通过APB接口与所述ABP总线相连接；所述主控芯片用于对主SPI进行配置；所述主SPI用于当完成配置时选通从SPI，对从SPI进行读写操作；所述SPI2APB模块用于接收并解析来自从SPI的SPI信号，将SPI信号分拆成命令信号、地址信号及数据信号；APB总线用于根据地址信号进行译码，选通与地址信号对应的外设模块并对选通的外设模块进行寄存器读写操作；所述外设模块用于根据所述寄存器读写操作执行其功能任务。其中，所述扩展芯片为可编程逻辑器件或者ASIC芯片，所述可编程逻辑器件为FPGA 或者 CPLD。其中，所述外设模块为GPIO控制器、UART控制器、I2C控制器或其它APB接口的外设控制器。本发明提供的另一个技术方案是提供一种外设接口的扩展方法，运行于所述的外设接口的扩展装置中，包括主控芯片对主SPI进行配置；主SPI当完成配置时选通扩展芯片的从SPIjfWSPI进行读写操作；SPI2APB模块接收并解析从SPI发送的SPI信号，将SPI信号分拆成命令信号、地址信号及数据信号；APB总线根据地址信号进行译码，选通与地址信号对应的外设模块并对选通的外设模块进行寄存器读写操作；外设模块根据所述寄存器读写操作执行其功能任务。其中，所述扩展芯片为可编程逻辑器件或者ASIC芯片，所述可编程逻辑器件为FPGA 或者 CPLD。其中，所述外设模块为GPIO控制器、UART控制器、I2C控制器或其它APB接口的外设控制器。本发明的有益效果是通过在可编程逻辑器件或ASIC芯片上实现SPI到APB总线的转换，并在APB总线上挂接各种所需的APB接口的IP模块，方便地复用了已有的APB接口的IP模块，实现了 SPI转GPIO，SPI转UART和SPI转I2C等功能，解决了主控芯片IO不足或是外设模块不够或是没有新外设接口的问题，扩大了主控芯片的应用场合，延长了主控芯片的产品周期。
图I是本发明一实施方式中一种外设接口的扩展装置的结构框图；图2是本发明一实施方式中主SPI与从SPI的连接示意图；图3是本发明一实施方式中一种外设接口的扩展方法的流程图。主要元件符号说明扩展装置100 ;主控芯片10 ;扩展芯片20 ;主SPI 11;从SPI 21 ;SPI2APB模块22 ;GPIO控制器23 I ；UART控制器232 ；I2C控制器233。
具体实施例方式为详细说明本发明的技术内容、构造特征、所实现目的及效果，以下结合实施方式并配合附图详予说明。请参阅图1，是本发明一实施方式中一种外设接口的扩展装置的结构框图。一种外设接口的扩展装置100包括主控芯片10以及扩展芯片20，所述扩展芯片20为可编程逻辑器件或者ASIC芯片，所述可编程逻辑器件为FPGA或者CPLD。所述主控芯片10包含至少一个主SPI11，所述扩展芯片20包括至少一个从SPI21、SPI2APB模块22以及多个外设模块，在本实施方式中，所述外设模块为GPIO控制器231、UART控制器232、I2C控制器233或其它APB接口的外设控制器。请参阅图2，是本发明一实施方式中主SPI与从SPI的连接示意图，所述至少一个从SPI21与主控芯片10的主SPIll通过SCLK、MOSI、MISO和SS_n四根信号线对应连接。所述SPI2APB模块22分别与所述从SPI21以及ABP总线相连。所述多个外设模块通过APB接口与所述ABP总线相连接。所述主控芯片10用于对主SPIll进行配置，所述主SPIll用于当完成配置时选通从SPI21，对从SPI21进行读写操作。所述SPI2APB模块22用于接收并解析来自从SPI21的SPI信号，将SPI信号分拆成命令信号、地址信号及数据信号。APB总线用于根据地址信号进行译码，选通与地址信号对应的外设模块并对选通的外设模块进行寄存器读写操作。所述外设模块用于根据所述寄存器读写操作执行其功能任务。请参阅图3，是本发明一实施方式中一种外设接口的扩展方法的流程图。
一种外设接口的扩展方法，运行于所述外设接口的扩展装置100中，包括步骤SI、主控芯片对主SPI进行配置；步骤S2、主SPI当完成配置时选通扩展芯片的从SPI，对从SPI进行读写操作；步骤S3、SPI2APB模块接收并解析从SPI发送的SPI信号，将SPI信号分拆成命令信号、地址信号及数据信号；步骤S4、APB总线根据地址信号进行译码，选通与地址信号对应的外设模块并对选通的外设模块进行寄存器读写操作；步骤S5、外设模块根据所述寄存器读写操作执行其功能任务。 其中，所述扩展芯片20为可编程逻辑器件或者ASIC芯片，所述可编程逻辑器件为FPGA或者CPLD。所述外设模块为GPIO控制器、UART控制器、I2C控制器或其它APB接口的外设控制器。本发明的有益效果是通过在可编程逻辑器件或ASIC芯片上实现SPI到APB总线的转换，并在APB总线上挂接各种所需的APB接口的外设模块，方便地复用了已有的APB接口的外设模块，实现了 SPI转GPIO，SPI转UART和SPI转I2C等功能，解决了主控芯片IO不足或是外设模块不够或是没有新外设接口的问题，扩大了主控芯片的应用场合，延长了主控芯片的产品周期。以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
权利要求
1.一种外设接口的扩展装置，其特征在于，包括主控芯片以及扩展芯片，所述主控芯片包含有至少一个主SPI，所述扩展芯片包括至少一个从SPI、SPI2APB模块以及多个外设模块；所述至少一个从SPI与主控芯片的主SPI通过SCLK、MOSI、MISO和SS_n四根信号线对应连接；所述SPI2APB模块分别与所述从SPI以及ABP总线相连；所述多个外设模块通过 APB接口与所述ABP总线相连接；所述主控芯片用于对主SPI进行配置；所述主SPI用于当完成配置时选通从SPI，对从SPI进行读写操作；所述SPI2APB模块用于接收并解析来自从SPI的SPI信号，将SPI信号分拆成命令信号、地址信号及数据信号；APB总线用于根据地址信号进行译码，选通与地址信号对应的外设模块并对选通的外设模块进行寄存器读写操作；所述外设模块用于根据所述寄存器读写操作执行其功能任务。
2.根据权利要求I所述的一种外设接口与的扩展装置，其特征在于，所述扩展芯片为可编程逻辑器件或者ASIC芯片，所述可编程逻辑器件为FPGA或者CPLD。
3.根据权利要求I所述的一种外设接口与的扩展装置，其特征在于，所述外设模块为 GPIO控制器、UART控制器、I2C控制器或其它APB接口的外设控制器。
4.一种外设接口的扩展方法，其特征在于，运行于权利要求1-3任意一项所述的外设接口的扩展装置中，包括主控芯片对主SPI进行配置；主SPI当完成配置时选通扩展芯片的从SPIjfW SPI进行读写操作；SPI2APB模块接收并解析从SPI发送的SPI信号，将SPI信号分拆成命令信号、地址信号及数据信号；APB总线根据地址信号进行译码，选通与地址信号对应的外设模块并对选通的外设模块进行寄存器读写操作；外设模块根据所述寄存器读写操作执行其功能任务。
5.根据权利要求4所述的一种外设接口与的扩展方法，其特征在于，所述扩展芯片为可编程逻辑器件或者ASIC芯片，所述可编程逻辑器件为FPGA或者CPLD。
6.根据权利要求4所述的一种外设接口与的扩展方法，其特征在于，所述外设模块为 GPIO控制器、UART控制器、I2C控制器或其它APB接口的外设控制器。
全文摘要
本发明公开一种外设接口的扩展方法，包括主控芯片对主SPI进行配置；主SPI当完成配置时选通扩展芯片的从SPI，对从SPI进行读写操作；SPI2APB模块接收并解析从SPI发送的SPI信号，将SPI信号分拆成命令信号、地址信号及数据信号；APB总线根据地址信号进行译码，选通与地址信号对应的外设模块并对选通的外设模块进行寄存器读写操作；外设模块根据所述寄存器读写操作执行其功能任务。本发明还公开一种外设接口的扩展装置。
文档编号G06F13/40GK102981996SQ20121049267
公开日2013年3月20日 申请日期2012年11月26日 优先权日2012年11月26日
发明者陈祖尚 申请人:福州瑞芯微电子有限公司