专利名称：内存能力增强的可重构微服务器的制作方法
技术领域：
本发明涉及计算技术领域，更具体地说，本发明涉及一种内存能力增强的可重构微服务器。
背景技术：
随着数据中心和企业级领域的服务器规模的不断增大，数据中心和大系统能效低下的问题愈发突出和严重，系统功耗无谓消耗和浪费，数据中心的功耗利用率不足10%，由此带来的总体成本问题也越发突出。有数据显示，全球每年服务器消耗的能源费用已经占到了服务器采购费用的一半。在这样的背景下，微服务器(Micro Server)逐渐进入人们的视野，其概念的提出最早可以追溯到2009年，它是在英特尔关于云数据中心对低功耗服务器需求的基础上倡导的一种创新理念，包括英特尔、AMD、ARM在内的主要处理器厂商都推出了面向微服务器应用的低功耗处理器，HP、Dell等主要服务器厂商也相继推出了其微服务器产品。微服务器采用新型的低功耗处理器，相比传统服务器能效更高，体积更小，因此在相同尺寸的机箱内集成密度更高，目前主要用于对计算资源需求较小的独立主机、静态Web页面支持等网络服务。目前的微服务器为了提高系统的能效和节点密度，主要采用低功耗处理器或其它低功耗小型化器件来构建系统，导致其在计算能力、存储能力、I/o能力等各方面的绝对性能低于现有的标准服务器，限制了微服务器的应用和推广。因此，希望能够提供一种内存能力增强的并且不会造成系统功耗无谓消耗和浪费的服务器。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种内存能力增强的并且不会造成系统功耗无谓消耗和浪费的服务器。根据本发明，提供了一种内存能力增强的可重构微服务器，包括微处理器、系统总线、内存、可重构加速部件以及输入输出外设；其中，微处理器、内存和输入输出外设连接至系统总线，从而微处理器通过系统总线与内存和输入输出外设进行数据交换；而且，微处理器直接连接至可重构加速部件；并且，可重构加速部件连接至系统总线，从而通过系统总线与内存和输入输出外设进行数据交换；其中，可重构加速部件包括可重构运算加速模块、总线接口转换模块、内存访问模式扩展与增强模块、以及与内存分别连接的多个可重构内存控制器；其中，可重构运算加速模块和总线接口转换模块连接至系统总线以进行数据交换；可重构运算加速模块直接连接至微处理器，内存访问模式扩展与增强模块直接连接至总线接口转换模块以及多个可重构内存控制器。优选地，可重构加速部件采用可编程逻辑器件实现。优选地，可重构加速部件包括可重构运算加速模块用于通过定制专用的硬件加速计算结构，协助或取代微处理器完成相应的运算处理功能。优选地，可重构内存控制器用于支持可重构加速部件对直接与其相连的内存芯片或内存条的物理访问与控制，并且，可重构内存控制器的硬件逻辑结构与功能是根据外部内存特性通过可重构加速部件的重构与优化而实现。优选地，内存访问模式扩展与增强模块用于对连接在可重构加速部件上的所有内
存进行统一整合与管理。优选地，内存访问模式扩展与增强模块用于优化和增强的内存空间，并且内存访问模式扩展与增强模块用于执行下述功能的至少一种重构内存地址空间与实际内存体之间的映射方式；对外部的内存访问操作进行缓存；实现数据处理功能。优选地，总线接口转换模块用于将内存访问模式扩展与增强模块所提供的内存访问接口转换为基于系统总线协议的内存访问接口。优选地，所述内存能力增强的可重构微服务器还包括与可重构运算加速模块和内存访问模式扩展与增强模块相连的内部模块接口转换模块，其中内部模块接口转换模块用于实现可重构加速部件中的可重构运算加速模块与内存访问模式扩展与增强模块之间的接口转换，以便可重构运算加速模块能够不通过系统总线直接访问相应的内存空间。本发明提供了一种将低功耗微处理器和可重构加速部件紧密耦合的可重构微服务器系统架构，能够通过对可重构加速部件进行硬件重构，实现面向目标应用需求的可重构硬件加速，提高系统性能和效率。其中，可重构加速部件能够提供私有的外部接口，直接连接内存、I/o外设等资源，扩展和增强系统资源和能力。而且其中，当可重构加速部件通过私有外部接口连接内存时，在内存接口和内存访问模式两个层面实现系统内存能力增强的结构和方法，有效地发挥可重构加速部件的资源优势和可重特性，提高系统的总体性能和效率。
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中图1示意性地示出了根据本发明第一实施例的内存能力增强的可重构微服务器的功能框图。图2示意性地示出了根据本发明第二实施例的内存能力增强的可重构微服务器的功能框图。需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施例方式为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。随着半导体技术和计算理论的发展，一些非传统的计算形式也逐渐兴起，可重构计算就是非常重要的一类。传统计算机系统中硬件是固定的，不可改变，人们通过对运行在其硬件之上的软件进行编程来实现计算等功能，可重构计算采用FPGA (现场可编程门阵列)等可编程逻辑器件，能够通过对其硬件逻辑进行编程，改变系统中硬件的结构和功能，从而极大的提高了系统的灵活性，通过实现面向特定应用的专用硬件结构，能够极大的提高系统的总体性能和效率。同时，可重构计算所采用的FPGA等可编程器件的功耗也相对较低，如果能够与微服务器相结合，必然能够在保持低功耗的同时，极大的提高微服务器的处理能力。在传统的微处理器架构下，内存的连接和访问模式是固定的，直接由其内存接口、内存控制器等决定，在某些实际应用中，这种固定的内存连接和访问模式可能无法满足应用需求，使得内存访问成为系统的性能瓶颈。由此，能够通过私有外部接口直接将内存与可重构加速部件相连，利用在可重构加速部件内实现可重构内存扩展增强模块扩展与增强系统的内存能力。<第一实施例>图1示意性地示出了根据本发明第一实施例的内存能力增强的可重构微服务器的功能框图。具体地说，如图1所示，根据本发明实施例的内存能力增强的可重构微服务器包括微处理器10、系统总线100、内存20、可重构加速部件40以及输入输出外设(以下简称I/O 外设)30。其中，微处理器10、内存20和输入输出外设30连接至系统总线100，从而微处理器10通过系统总线100与内存20和输入输出外设30进行数据交换。微处理器10直接连接至可重构加速部件40 ;并且，可重构加速部件40连接至系统总线100，从而通过系统总线100与内存20和输入输出外设30进行数据交换。例如，I/O外设30包括但不限于硬盘、网络、USB等设备。其中，例如，可重构加速部件40包括可重构运算加速模块41、总线接口转换模块42、内存访问模式扩展与增强模块44、以及与内存分别连接的多个可重构内存控制器(例如图1所示的可重构内存控制器I和可重构内存控制器2)。其中，可重构运算加速模块41和总线接口转换模块42连接至系统总线100以进行数据交换。并且，可重构运算加速模块41和总线接口转换模块42两个模块可以共用可重构加速部件40的总线接口，由此两者在物理上可能只有一个接口以连接至系统总线100。可重构运算加速模块41直接连接至微处理器10，内存访问模式扩展与增强模块44直接连接至总线接口转换模块42以及多个可重构内存控制器。具体地说，其中，可重构运算加速模块41是在可重构加速部件40中通过硬件重构所实现的硬件逻辑模块，其主要功能是针对实际应用需求特点，通过定制专用的硬件加速计算结构，协助或取代微处理器10完成相应的运算处理功能，从而提高系统的运算能力，实现对处理器运算能力的增强。可重构内存控制器(例如图1所示的可重构内存控制器I和可重构内存控制器2)用于支持可重构加速部件40对直接与其相连的内存芯片或内存条的物理访问与控制。可重构内存控制器与普通内存控制器的差别在于，它是由可重构加速部件40实现的，其硬件逻辑结构与功能能够根据实际应用需求和外部内存特性进行重构与优化，以提高系统对内存的访问性能和效率；即，可重构内存控制器的硬件逻辑结构与功能是根据外部内存特性等情况通过可重构加速部件40的重构与优化而实现。内存访问模式扩展与增强模块44构建在可重构内存控制器之上，它能够对连接在可重构加速部件40上的所有内存进行统一整合与管理，根据实际应用的内存访问需求进行重构，实现内存容量聚合、带宽聚合，根据应用的内存访问模式特点优化对实际物理内存的读写访问，提高内存访问效率，提高系统内存性能。内存访问模式扩展与增强模块44用于优化和增强的内存空间。具体地说，例如，内存访问模式扩展与增强模块44用于重构内存地址空间与实际内存体之间的映射方式。更具体地说，例如，如果应用需要频繁地对一段连续地址空间进行随机读写，就可以通过内存访问模式扩展与增强模块44重构内存地址空间与实际内存体之间的映射方式，将这块连续的地址空间划分到多个内存体上，将对一块内存体的随机读写转换为在多个内存体上的并行读写，从而提高总体的访问性能。又例如可以通过内存访问模式扩展与增强模块44对外部的内存访问操作进行缓存，通过优化内存写入策略和机制，提高总体内存访问效率和性能。此外，内存访问模式扩展与增强模块44还可以用于实现一定的数据处理功能，例如在将数据写入内存之前进行一些简单的运算操作，将运算结果写入物理内存，从而减轻微处理器运算负载。总线接口转换模块42用于将经过内存访问模式扩展与增强模块44优化和增强的内存空间转换为能够通过系统总线100访问的内存空间，它将内存访问模式扩展与增强模块44所提供的内存访问接口转换为基于系统总线协议的内存访问接口，使系统中的微处理器和可重构运算加速模块41能够通过系统总线访问相应的内存空间，扩展系统的内存容量和带宽，充分利用内存访问模式扩展与增强模块提供内存访问模式优化增强能力。〈第二实施例〉图2示意性地示出了根据本发明第二实施例的内存能力增强的可重构微服务器的功能框图。具体地说，如图2所示，根据本发明第二实施例的内存能力增强的可重构微服务器还包括内部模块接口转换模块43，其连接至可重构运算加速模块41和内存访问模式扩展与增强模块44。由此，内部模块接口转换模块43用于实现可重构加速部件中的可重构运算加速模块41与内存访问模式扩展与增强模块44之间的接口转换，以便可重构运算加速模块41能够不通过系统总线直接访问相应的内存空间。也就是说，内部模块接口转换模块43用于实现可重构加速部件40中的可重构运算加速模块41与可重构内存增强单元之间的接口转换，以便某些情况下可重构运算加速模块41能够不通过系统总线直接访问相应的内存空间，减少访问系统总线所带来的额外开销，降低系统总线负载，提高内部逻辑的运行效率和性能。由此，本发明上述实施例通过可重构内存控制器和内存访问模式扩展与增强模块44实现在内存接口和内存访问模式两个层面的系统内存能力增强，同时通过总线接口转换模块42和内部模块接口转换模块43为系统中的处理器和可重构运算加速模块等提供高效友好的内存访问接口。可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
权利要求
1.一种内存能力增强的可重构微服务器，其特征在于包括微处理器、系统总线、内存、可重构加速部件以及输入输出外设；其中，微处理器、内存和输入输出外设连接至系统总线，从而微处理器通过系统总线与内存和输入输出外设进行数据交换；而且，微处理器直接连接至可重构加速部件；并且，可重构加速部件连接至系统总线，从而通过系统总线与内存和输入输出外设进行数据交换；其中，可重构加速部件包括可重构运算加速模块、总线接口转换模块、内存访问模式扩展与增强模块、以及与内存分别连接的多个可重构内存控制器；其中，可重构运算加速模块和总线接口转换模块连接至系统总线以进行数据交换；可重构运算加速模块直接连接至微处理器，内存访问模式扩展与增强模块直接连接至总线接口转换模块以及多个可重构内存控制器。
2.根据权利要求1所述的内存能力增强的可重构微服务器，其特征在于，可重构加速部件采用可编程逻辑器件实现。
3.根据权利要求1所述的内存能力增强的可重构微服务器，其特征在于，可重构加速部件包括可重构运算加速模块用于通过定制专用的硬件加速计算结构，协助或取代微处理器完成相应的运算处理功能。
4.根据权利要求1至3之一所述的内存能力增强的可重构微服务器，其特征在于，可重构内存控制器用于支持可重构加速部件对直接与其相连的内存芯片或内存条的物理访问与控制，并且，可重构内存控制器的硬件逻辑结构与功能是根据外部内存特性通过可重构加速部件的重构与优化而实现。
5.根据权利要求1至3之一所述的内存能力增强的可重构微服务器，其特征在于，内存访问模式扩展与增强模块用于对连接在可重构加速部件上的所有内存进行统一整合与管理。
6.根据权利要求1至3之一所述的内存能力增强的可重构微服务器，其特征在于，内存访问模式扩展与增强模块用于优化和增强的内存空间，并且内存访问模式扩展与增强模块用于执行下述功能的至少一种重构内存地址空间与实际内存体之间的映射方式；对外部的内存访问操作进行缓存；实现数据处理功能。
7.根据权利要求1至3之一所述的内存能力增强的可重构微服务器，其特征在于，总线接口转换模块用于将内存访问模式扩展与增强模块所提供的内存访问接口转换为基于系统总线协议的内存访问接口。
8.根据权利要求1至3之一所述的内存能力增强的可重构微服务器，其特征在于还包括与可重构运算加速模块和内存访问模式扩展与增强模块相连的内部模块接口转换模块， 其中内部模块接口转换模块用于实现可重构加速部件中的可重构运算加速模块与内存访问模式扩展与增强模块之间的接口转换，以便可重构运算加速模块能够不通过系统总线直接访问相应的内存空间。
全文摘要
一种内存能力增强的可重构微服务器，包括微处理器、系统总线、内存、可重构加速部件以及I/O外设；其中，微处理器、内存和I/O外设连接至系统总线，从而微处理器通过系统总线与内存和I/O外设进行数据交换；微处理器直接连接至可重构加速部件；并且，可重构加速部件连接至系统总线，从而通过系统总线与内存和I/O外设进行数据交换；可重构加速部件包括可重构运算加速模块、总线接口转换模块、内部模块接口转换模块、内存访问模式扩展与增强模块、以及多个可重构内存控制器；可重构运算加速模块和总线接口转换模块直接连接至系统总线以进行数据交换。
文档编号G06F1/16GK103019324SQ20121057500
公开日2013年4月3日 申请日期2012年12月26日 优先权日2012年12月26日
发明者谢向辉, 吴东, 原昊, 钱磊, 张昆, 臧春峰, 郝子宇, 张鲁飞, 李玺, 严忻凯, 胡苏太, 韦海亮, 周浩杰, 马文涛, 王宇 申请人:无锡江南计算技术研究所