专利名称：一种兼容多总线的嵌入式军用计算机模块的制作方法
技术领域：
本实用新型属于嵌入式军用导弹测发控领域的计算机核心模块标准化设计产品，特别是一种兼容多总线的嵌入式军用计算机模块 。
背景技术：
国内军用导弹测发控计算机目前所使用的核心处理器模块主要基于ETX、PC104等模块，内总线使用ISA、PCI，外总线使用以太网、串口等。随着计算机总线技术的发展，高速串行总线逐步替代并行总线，并成为计算机领域的主流总线；但是由于军用技术的相对滞后性，计算机内总线替换过程有一个验证过程。基于并行总线的功能模块由于通过长期的系统级验证，可靠性高、稳定性好，但是武器系统更新换代需要处理器有更高的处理能力，接口之间需要大的通信带宽，基于并行总线的计算机模块逐渐不能胜任军用计算机技术的发展趋势。
实用新型内容该实用新型的目的是提供一种兼容多总线的嵌入式军用计算机模块，该模块能兼容军用计算机目前主流的PCI/IDE等并行总线，又能够将PCI-ExpreSS、SATA、USB等新型高速串行总线于一体，集成在一个较小的模块上，是一款军用导弹测发控领域进行功能及性能的验证、使用的军用计算机模块，具有用以解决军用导弹测发控地面计算机使用寿命长、性能要求逐渐提高的特点，同时融入军用计算机高可靠性设计的技术优势。本实用新型的目的是通过下述技术方案来实现的。一种兼容多总线的嵌入式军用计算机模块，包括中央处理器、与中央处理器相连的系统控制中心，及设置在系统中的时钟系统和电源管理，所述中央处理器分别连接内存控制器和在线仿真接口 XDP，中央处理器通过LVDS数字显示接口和VGA模拟显示接口连接于COME接插件上；所述系统控制中心分别连接内存SPD、BI0S输入输出系统和PHY接口芯片，且PHY接口芯片通过千兆网接口与COME接插件相连；所述系统控制中心分别通过LPC总线、PCI-E总线、PCI总线、IDE总线、SATA总线以及USB接口与COME接插件相连。进一步的，所述中央处理器体通过高速串行DMI接口与系统控制中心相连。进一步的，所述中央处理器采用Intel Atom 凌动双核处理器D510微处理器。进一步的，所述内存SH)通过SMBUS系统管理总线与系统控制中心相连；BI0S输入输出系统通过SPI接口与系统控制中心相连。进一步的，所述系统控制中心米用ICH8心片。进一步的，所述内存控制器采用DDR2/DDR3控制器。本实用新型提供了一种高性能、低功耗、高可靠性的开放型测发控计算机平台设计的解决方案及实用产品，为军用地面测发控计算机的设计提供了便捷的模块，可以大大提高军用测发控计算机的处理器性能、缩短研制周期。[0013]本实用新型采用了正向设计方法，原型机设计参考Intel公司提供的Demo板原理图、PICMG (PCI Industrial Computer Manufacturing Group)的 COM (Computer OnModule)Express 规范，同时结合军用计算机可靠性设计技术,符合开放式计算机模块的应用需求，具有很强的通用性。本实用新型结构设计上采用了标准化的COM Express Type 2结构和引脚定义，结构尺寸为95mmX 125mm,对外接口使用了两条220-pin O. 5mm高度为4H的高速连接器，实现了对外功能的扩展，方便计算机设计者二次开发。中央处理器及设备管理器采用Intel Atom 多核D510微处理器和Tiger Point系统控制中心，动态存储器设计采用了板载颗粒方式，实现了高可靠的2GB DDR2-800MHZ计算机内存需求，构成了嵌入式计算机的最小系统单元，实现计算机基本人机接口功能。电源系统的设计是保证系统性能最大化的关键，输入电源采用了 +12V电压，处理
器核心二次电源均采用了效率较高的符合IMVP规范的智能开关电源，电源电压和输出电流随处理器的负载做动态调整，满足系统节电及功耗管理的要求，本设计在该部分进行了较深入的研究工作，对嵌入式计算机二次开关电源的参数进行大量的实际试验摸底，完成了整机在环境适应性能力上满足军用计算机的需求。嵌入式计算机对外功能接口的设计进行了功能分类，在一条接插件上实现相对速度较慢的现有通用嵌入式计算机接口功能需求，具体完成了通用PCI总线、IDE存储器接口、显示接口、电源输入接口等；另外一条接插件上实现了高速串行PCI-Express总线、SATA存储器接口、千兆以太网、USB2. O接口等，大部分总线或接口的通信带宽都大于2. 5Gbps0本实用新型和现有技术相比有益效果为I)嵌入式计算机模块对外扩展能力大幅提高，既能兼容以往并行总线，使得用户接口功能模块能够延续使用，软件无缝移植，可大大降低军用计算机换型困难的问题，同时对于新研制项目提供良好的向下兼容性，提供了高带宽的扩展总线及高速存储总线，为下一代军用测发控计算机整体性能的提高提供了必要的高速通道。2)性能/功耗大幅提高，与传统采用三芯片架构相比，本实用新型采用了两芯片设计，在完成设计后，处理器可以不用再使用传统的散热结构，对散热面积没有特殊要求，易于实现小型化设计，提高系统设计的可靠性，大大提高设备的性价比。3)本实用新型在核心及内存二次电源设计上进行了优化设计，使得该嵌入式计算机环境适应性能力大大提高，符合军用导弹测发控计算机工作环境温度一 40°C — + 60°C的要求。4)本实用新型在元器件选用上全部选用了高等级器件，降低了元器件的筛选成本，提闻了广品的质量等级和成品率，提闻了广品的市场竞争能力。5)本实用新型在元器件装配上，全部采用了焊接方式，杜绝了以往由于接插件在震动或高低温环境下的接触不良而导致的故障。6)本实用新型由于采用了标准化的COM-E结构，可作为抗恶劣环境计算机，模块进行工业控制领域的推广，具有非常好的市场应用价值。
[0025]图I为模块内部逻辑框图；图2为嵌入式计算机模块外形结构图。
具体实施方式
下面通过附图及具体实施例对本实用新型做进一步详细说明。本实用新型采用COTS技术，采用开放式模块化设计，实现导弹测发控计算机平台的基本功能及扩展功能如附图I所示，最小系统包括中央处理器(凌动双核处理器D 510微处理器)、系统控制中心(ICH8芯片)、本地动态存储器、DMI、电源系统、时钟系统等。中央处理器与系统控制中心相连，中央处理器分别连接内存控制器和在线仿真接口 XDP，中央处理器通过LVDS数字显示接口和VGA模拟显示接口连接于COME接插件上；系统控制中心分别连接内 存SPD、BIOS输入输出系统和PHY接口芯片，且PHY接口芯片通过千兆网接口与COME接插件相连；系统控制中心分别通过LPC总线、PCI-E总线、PCI总线和IDE总线、SATA总线，以及USB接口与COME接插件相连。该模块的中央处理器体通过高速串行DMI接口与系统控制中心相连，内存sro通过SMBUS系统管理总线与系统控制中心相连；BI0S输入输出系统通过SPI接口与系统控制中心相连。该模块的中央处理器采用凌动双核处理器D510微处理器，系统控制中心采用ICH8，内存控制器采用DDR2/DDR3控制器。本实用新型的工作原理是中央处理器完成包括操作系统指令及用户程序的运行，处理器速度为I. 66GHz，峰值功耗为13W。该处理器集成了原三芯片架构的北桥功能，实现了 LVDS数字显示接口和VGA模拟显示接口，可实现双路高清独立显示功能；集成第二代内存控制器，对外寻址能力最大为3. 2GB。本实用新型设计内存控制器为2GB DDR2，通过高速串行DMI接口完成与系统控制器之间的通信，通信速度为3. 25Gbps ;系统控制器实现一个转接桥的功能，LPC总线控制器完成系统对外基本功能的扩展及启动信息采集功能，完成SuperIO的扩展及部分嵌入式计算机上电管理功能；时钟管理系统完成整个中央控制器、系统控制中心、DDR2控制器、PCI总线、PCI-E总线以及IDE、SATA、LPC总线、显示控制器等的时钟源发生与管理功能；支持硬盘、USB、网络启动，提供IDE/SATA接口，RS232串口等。附图2是该实用新型结构尺寸及接插件位置图,符合了 COM Express Type 2结构形式，可实现该实用新型的多领域推广应用。通过开发基于COM Express Type 2结构的carrier boards,对该实用新型进行二次开发设计，可实现新型标准化CompactPCI结构的3U/6U单板计算机、CompactPCI-Epress结构的3U/6U单板计算机、VPX架构单板计算机、异型结构计算机等，同时可应用与武器系统停产CPU板换型，开发基于PCI、ISA、AT96等结构的carrier boards。以上内容是结合具体的优选实施方式对本实用新型所作的进一步详细说明，不能认定本实用新型的具体实施方式
仅限于此，对于本实用新型所属技术领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干简单的推演或替换，都应当视为属于本实用新型由所提交的权利要求书确定专利保护范围。
权利要求1.一种兼容多总线的嵌入式军用计算机模块，包括中央处理器、与中央处理器相连的系统控制中心，及设置在系统中的时钟系统和电源管理器，其特征在于所述中央处理器分别连接内存控制器和在线仿真接口 XDP，中央处理器通过LVDS数字显示接口和VGA模拟显示接口连接于COME接插件上； 所述系统控制中心分别连接内存SPD、BI0S输入输出系统和PHY接口芯片，且PHY接口芯片通过千兆网接口与COME接插件相连；所述系统控制中心分别通过LPC总线、PCI-E总线、PCI总线、IDE总线、SATA总线以及USB接口与COME接插件相连。
2.根据权利要求I所述的一种兼容多总线的嵌入式军用计算机模块，其特征在于所述中央处理器体通过高速串行DMI接口与系统控制中心相连。
3.根据权利要求I所述的一种兼容多总线的嵌入式军用计算机模块，其特征在于所述内存sro通过SMBUS系统管理总线与系统控制中心相连；BI0S输入输出系统通过SPI接口与系统控制中心相连。
4.根据权利要求I所述的一种兼容多总线的嵌入式军用计算机模块，其特征在于所述中央处理器采用凌动双核处理器D510微处理器。
5.根据权利要求I所述的一种兼容多总线的嵌入式军用计算机模块，其特征在于所述系统控制中心采用ICH8芯片。
6.根据权利要求I所述的一种兼容多总线的嵌入式军用计算机模块，其特征在于所述内存控制器采用DDR2/DDR3控制器。
专利摘要本实用新型公开了一种兼容多总线的嵌入式军用计算机模块，包括中央处理器、与中央处理器相连的系统控制中心，及设置在系统中的时钟系统和电管理器，中央处理器分别连接内存控制器和在线仿真接口XDP，中央处理器通过LVDS数字显示接口和VGA模拟显示接口连接于COME接插件上；系统控制中心分别连接内存SPD、BIOS输入输出系统和PHY接口芯片，且PHY接口芯片通过千兆网接口与COME接插件相连；系统控制中心分别通过LPC、PCI-E、PCI、IDE、SATA总线及USB接口与COME接插件相连。本实用新型是一款军用导弹测发控领域进行功能及性能验证、使用的军用计算机模块，具有用以解决军用导弹测发控地面计算机使用寿命长、性能要求逐渐提高的特点，同时融入军用计算机高可靠性设计的技术优势。
文档编号G06F1/16GK202583964SQ20122020854
公开日2012年12月5日 申请日期2012年5月10日 优先权日2012年5月10日
发明者白军元, 陆晓洁, 孙冰, 张羽 申请人:中国航天科技集团公司第九研究院第七七一研究所